UnivIS
Informationssystem der Friedrich-Alexander-Universität Erlangen-Nürnberg © Config eG 
FAU Logo
  Sammlung/Stundenplan    Modulbelegung Home  |  Rechtliches  |  Kontakt  |  Hilfe    
Suche:      Semester:   
ACHTUNG: seit 15.06.2022 werden Lehrveranstaltungen nur noch über Campo verwaltet. Diese Daten in UnivIS sind nicht mehr auf aktuellem Stand!
 
 Darstellung
 
Druckansicht

 
 
Artificial Intelligence (Master of Science) >>

  Entwurf Integrierter Schaltungen I (EIS I(A))

Dozent/in
Prof. Dr.-Ing. Sebastian M. Sattler

Angaben
Vorlesung
Online
2 SWS, Kredit: 4/4, ECTS-Studium, ECTS-Credits: 5
nur Fachstudium, Sprache Deutsch
Zeit: Di 10:15 - 11:45, SR 01.030; Bemerkung zu Zeit und Ort: Röthelheim-Campus, Paul-Gordan-Str. 5, LZS

Studienfächer / Studienrichtungen
PF EEI-BA-MIK 5-6
PF EEI-MA-MIK 1-4
WPF IuK-BA 5
PF IuK-MA-ES-INF 1-4
PF IuK-MA-REA-INF 1-4
PF ICT-MA-ES 1-4
WPF ME-BA-MG4 3-6 (ECTS-Credits: 5)
WPF ME-MA-MG4 1-3
WPF WING-MA 1-4
WPF WING-MA-ET-IT 1-3
WPF BPT-MA-E ab 1

Voraussetzungen / Organisatorisches
Erlaubte Hilfsmittel bei Prüfungen:
  • schriftlich: beliebige Unterlagen

  • mündlich: keine

Inhalt
Die Vorlesung führt in die Grundlagen des integrierten digitalen Schaltungsentwurfes auf Basis von CMOS ein. Ausgehend vom MOS Transistor wird die Complementäre Logik erklärt und auf gängige statische und dynamische Schaltelemente und Ihre Erweiterungen auf hochintegrierte Schaltungen bis 0.13µm eingegangen.
  • Digitaler IC Entwurf für Deep Submicron

  • MOS Transistor

  • Herstellung, Layout und Simulation

  • MOS Inverterschaltung

  • Statische CMOS Gatter-Schaltungen

  • Entwurf von Logik mit hoher Schaltrate

  • Transfer-Gatter und dynamische Logik

  • Entwurf von Speichern

  • Zusätzliche Themen des Speicherentwurfs

(automatisch geplant, erwartete Hörerzahl original: 42, fixe Veranstaltung: nein)

Empfohlene Literatur
Literatur: D. A. Hodges, H. G. Jackson, R. A. Saleh, Analysis and Design of Digital Integrated Circuits, McGraw-Hill, 3rd Ed 2004

ECTS-Informationen:
Title:
Design of Integrated Circuits I

Credits: 5

Zusätzliche Informationen
Schlagwörter: Entwurf, Mikroelektronik, integrierte Schaltung, IC, Transistor, CMOS, Layout, Simulation, Speicher, Leitung, Entwurfsautomatisierung
Erwartete Teilnehmerzahl: 34
www: http://www.lzs.eei.uni-erlangen.de/eis1

Zugeordnete Lehrveranstaltungen
VORL ([online]):Design of Integrated Circuits I
Dozent/in: Prof. Dr.-Ing. Sebastian M. Sattler
Zeit: Di 14:15 - 15:45, SR 01.030
UE ([hybrid]):Übungen zu Entwurf Integrierter Schaltungen I
Dozentinnen/Dozenten: M.Sc. Florian Deeg, M.Sc. Tobias Rumpel
Zeit und Ort: Fr 14:15 - 15:45, SR 01.030; Bemerkung zu Zeit und Ort: Röthelheim-Campus, Paul-Gordan-Str. 5
www: http://www.lzs.eei.uni-erlangen.de/eis1

Verwendung in folgenden UnivIS-Modulen
Startsemester WS 2022/2023:
Entwurf Integrierter Schaltungen I (EIS I)

Institution: Lehrstuhl für Zuverlässige Schaltungen und Systeme
UnivIS ist ein Produkt der Config eG, Buckenhof