|
|
Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science) >>
|
Praktikum Digitaler ASIC-Entwurf (Blockpraktikum) (PrASIC-B)- Dozent/in
- Dipl.-Ing. Jürgen Frickel, Akad. ORat
- Angaben
- Praktikum
Präsenz
3 SWS, Schein, Anwesenheitspflicht, ECTS-Studium, ECTS-Credits: 2,5
nur Fachstudium, Sprache Deutsch, Das Praktikum findet in Präsenz statt. • Bitte Voraussetzungen beachten! •
Zeit und Ort: Blockveranstaltung 1.3.2021-5.3.2021 Mo-Fr 9:00 - 17:00, P1 LIKE, S1 LIKE; Bemerkung zu Zeit und Ort: Präsenz
- Studienfächer / Studienrichtungen
- WPF BPT-BA-E 5-6
WPF WING-MA 1-3
WPF WING-BA-IKS-ING-P 4-6
WPF WING-BA-ET-IT 4-6
WPF EEI-MA-MIK ab 1
WF EEI-BA ab 4
WPF EEI-BA-MIK ab 4
WPF INF-NF-EEI ab 5
WPF ME-MA-P-EEI 1-3
WPF WING-MA-ET-IT 1-3
WPF IuK-BA 4-6
WPF BPT-MA-E ab 1
- Voraussetzungen / Organisatorisches
- Unter Einhaltung der Hygiene- und Abstandsregeln findet das Praktikum in Präsenz statt
StudOn https://www.studon.fau.de/crs3210074.htmlVoraussetzungen (WICHTIG, bitte lesen!):
Digitaltechnik (oder ähnliche LV, z.B. TI-1) Vorheriger Besuch der LV "Hardware-Beschreibungssprache VHDL" am LIKE oder alternativ: Nachgewiesene gute Kenntnisse bzw. praktische Erfahrungen in VHDL z.B. aus beruflicher Tätigkeit/anderer LV (bereits bei Anmeldung unaufgefordert eine E-Mail mit kurzer Darstellung der VHDL-Kenntnisse an juergen.frickel@fau.de senden)
- Inhalt
- In diesem Praktikum wird in Gruppenarbeit eine komplexe digitale Schaltung (>100k Gatteräquivalente) entworfen.
Hierzu müssen die Teilnehmer zu Beginn eine vorgegebene Systemspezifikation verbessern und verfeinern, das zu entwerfende System partitionieren und auf Module aufteilen.
Die in der Hardware-Beschreibungssprache VHDL entworfenen Module können dann mit Hilfe von Entwurfswerkzeugen (XILINX Vivado, o.ä.) spezifiziert, simuliert, verifiziert und abschließend für die Ziel-Hardware synthetisiert werden. Hierbei ist außer der Schnittstellenproblematik auch der Aspekt des simulations- und testfreundlichen Entwurfs zu beachten. Mit einer vorhandenen FPGA-Testumgebung (Evaluation/Education Board) wird der Funktions- und Systemtest auf realer Hardware durchgeführt.
Nach der Zusammenschaltung aller Module erfolgt eine abschließende Simulation und Bewertung (Größe, Geschwindigkeit, Funktionsumfang, etc.) der Schaltung. Aktuelles Entwurfsziel: VGA-Schnittstelle + graphisches Spiel (z.B. Fahrsimulator, Jump-and-Run, etc.)
- Empfohlene Literatur
- Lehmann G.; Wunder B.; Selz M.: Schaltungsdesign mit VHDL.
Poing Franzis 1994
Bleck Andreas: Praktikum des modernen VLSI-Entwurfs. Stuttgart
Teubner 1996
- ECTS-Informationen:
- Title:
- Laboratory: Digital ASIC-Design
- Credits: 2,5
- Zusätzliche Informationen
- Schlagwörter: Digital IC Entwurf ASIC CMOS Standardzellen VHDL Synthese Modellierung Systementwurf Partitionierung Simulation Layout
Erwartete Teilnehmerzahl: 16, Maximale Teilnehmerzahl: 16
www: http://www.like.tf.fau.de
Für diese Lehrveranstaltung ist eine Anmeldung erforderlich.
Die Anmeldung erfolgt von Montag, 19.10.2020, 00:00 Uhr bis Sonntag, 25.10.2020, 23:55 Uhr über: StudOn.
- Verwendung in folgenden UnivIS-Modulen
- Startsemester WS 2020/2021:
- FPGA-Entwurf mit VHDL (FPGA&VHDL)
- Praktikum Digitaler ASIC-Entwurf (Blockpraktikum) (PrASIC-D)
- Institution: Lehrstuhl für Informationstechnik mit dem Schwerpunkt Kommunikationselektronik (Stiftungslehrstuhl)
|
 |
|
|
UnivIS ist ein Produkt der Config eG, Buckenhof |
|
|