UnivIS
Informationssystem der Friedrich-Alexander-Universität Erlangen-Nürnberg © Config eG 
FAU Logo
  Sammlung/Stundenplan    Modulbelegung Home  |  Rechtliches  |  Kontakt  |  Hilfe    
Suche:      Semester:   
 
 Darstellung
 
Druckansicht

 
 
Modulbeschreibung (PDF)

 
 
 Außerdem im UnivIS
 
Vorlesungs- und Modulverzeichnis nach Studiengängen

Vorlesungsverzeichnis

 
 
Veranstaltungskalender

Stellenangebote

Möbel-/Rechnerbörse

 
 
Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science) >>

Praktikum für systematischen Entwurf programmierbarer Logikbausteine (PR PLD)2.5 ECTS
(englische Bezeichnung: Laboratory Design Methodology for Programmable Logic Devices)
(Prüfungsordnungsmodul: Laborpraktikum Systematischer Entwurf programmierbarer Logikbausteine)

Modulverantwortliche/r: Robert Weigel
Lehrende: Torsten Reißland


Startsemester: WS 2020/2021Dauer: 1 SemesterTurnus: halbjährlich (WS+SS)
Präsenzzeit: 45 Std.Eigenstudium: 30 Std.Sprache: Deutsch

Lehrveranstaltungen:


Empfohlene Voraussetzungen:

Vorkenntnisse: Grundlagen digitaler Schaltungen

Inhalt:

In diesem Praktikum wird eine Einführung in den systematischen Entwurf Programmierbarer Logikbausteine geben. Außerdem werden Grundkenntnisse in der Hardwarebeschreibungs- und Programmiersprache VHDL vermittelt. Auch alternative Eingabeformate, wie die Fuse-Map oder über Einfügen von Schaltplänen werden vorgestellt. Nach der Simulation werden die erstellten Programme auf realer Hardware, einem FPGA-Board, per „In-System-Programmierung“ getestet. Es besteht Anwesenheitspflicht.

Lernziele und Kompetenzen:

  • Die Studierenden erlangen grundlegende Kenntnisse in VHDL
  • Die Studierenden verstehen die der Hardware-Programmierung zu Grunde liegenden Systematik

  • Die Studierenden analysieren und vergleichen unterschiedliche Ansätze von Hardware-Beschreibungsmöglichkeiten

  • Die Studierenden vertiefen die Grundlagen der Digitaltechnik

  • Die Studierenden erlangen die Fähigkeit, einfache Problemstellungen systematisch in eine Hardwarebeschreibung umzusetzen

Literatur:

Tietze/Schenk: Halbleiter-Schaltungstechnik, Springer Verlag


Weitere Informationen:

Schlüsselwörter: Digitale Schaltungen, Schaltnetze, Schaltwerke, PLD, FPGA, VHDL, Altera, Simulation

Verwendbarkeit des Moduls / Einpassung in den Musterstudienplan:

  1. Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science)
    (Po-Vers. 2019w | TechFak | Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science) | Gesamtkonto | Wahlfächer | Technische Wahlfächer (aus dem Angebot der Technischen Fakultät frei wählbar) | Laborpraktikum Systematischer Entwurf programmierbarer Logikbausteine)
  2. Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science)
    (Po-Vers. 2019w | TechFak | Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science) | Gesamtkonto | Studienrichtung Allgemeine Elektrotechnik | Laborpraktika Allgemeine Elektrotechnik | Laborpraktikum Systematischer Entwurf programmierbarer Logikbausteine)
  3. Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science)
    (Po-Vers. 2019w | TechFak | Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science) | Gesamtkonto | Studienrichtung Mikroelektronik | Laborpraktika Mikroelektronik | Laborpraktikum Systematischer Entwurf programmierbarer Logikbausteine)
  4. Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science)
    (Po-Vers. 2019w | TechFak | Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science) | Gesamtkonto | Studienrichtung Informationstechnik | Laborpraktika Informationstechnik | Laborpraktikum Systematischer Entwurf programmierbarer Logikbausteine)
Dieses Modul ist daneben auch in den Studienfächern "Berufspädagogik Technik (Master of Education)", "Elektrotechnik, Elektronik und Informationstechnik (Master of Science)", "Informations- und Kommunikationstechnik (Bachelor of Science)", "Informations- und Kommunikationstechnik (Master of Science)", "Mechatronik (Master of Science)", "Wirtschaftsingenieurwesen (Bachelor of Science)", "Wirtschaftsingenieurwesen (Master of Science)" verwendbar. Details

Studien-/Prüfungsleistungen:

Laborpraktikum Systematischer Entwurf programmierbarer Logikbausteine (PLD) (Prüfungsnummer: 77201)
Studienleistung, Praktikumsleistung, unbenotet
weitere Erläuterungen:
1. Vorbereitung aller im Skript enthaltenen Versuche vor Besuch des Praktikums
2. Durchführung aller Versuche mit anschließender Abnahme durch den Betreuer
3. Vollständige und ausführliche schriftliche Dokumentation der Versuche und Beantwortung aller im Skript enthaltenen Fragen
Prüfung kann auf Wunsch der Studierenden auch auf Englisch erfolgen.
Prüfungssprache: Deutsch

Erstablegung: WS 2020/20211. Wdh.: keine Wiederholung, 2. Wdh.: keine Wiederholung
1. Prüfer: Robert Weigel

UnivIS ist ein Produkt der Config eG, Buckenhof