Vertiefungsrichtung Rechnerarchitektur (Prüfungsordnungsmodul)2.5 ECTS (englische Bezeichnung: Focus Module: Computer Architecture)
Die Beschreibung eines Prüfungsordnungsmoduls enthält allgemeine
Angaben zur Verwendbarkeit und zu den Rahmenbedingungen für Prüfungen,
so wie sie in den Prüfungsordnungen festgelegt sind. Zusätzlich kann eine allgemeine Modulbeschreibung, die übergreifend
für alle konkreten (UnivIS-)Module gilt, enthalten sein. Die
konkreten Modulbeschreibungen mit Angaben zu den
Lehrveranstaltungen und Prüfungsdetails sind unter den zugeordneten
UnivIS-Modulen zu finden.
Studien-/Prüfungsleistungen:
- Wahlpflichtteilleistung (7,5 ECTS) (Prüfungsnummer: 17003)
(Vorgaberahmen für konkrete Prüfungen von UnivIS-Modulen)
- Prüfungsleistung, variabel, Drittelnoten (mit 4,3), 7.5 Leistungspunkte
- Rechnerarchitektur (5 ECTS) (Prüfungsnummer: 37111)
(englische Bezeichnung: Graded Credit: Computer Architecture (5 ECTS))
(Vorgaberahmen für konkrete Prüfungen von UnivIS-Modulen)
- Prüfungsleistung, mehrteilige Prüfung, Zehntelnoten, 5 Leistungspunkte
- Rechnerarchitektur (7,5 ECTS) (Prüfungsnummer: 37112)
(englische Bezeichnung: Graded Credit: Computer Architecture (7.5 ECTS))
(Vorgaberahmen für konkrete Prüfungen von UnivIS-Modulen)
- Prüfungsleistung, mehrteilige Prüfung, Zehntelnoten, 7.5 Leistungspunkte
- Rechnerarchitektur (10 ECTS) (Prüfungsnummer: 37113)
(englische Bezeichnung: Graded Credit: Computer Architecture (10 ECTS))
(Vorgaberahmen für konkrete Prüfungen von UnivIS-Modulen)
- Prüfungsleistung, mehrteilige Prüfung, Zehntelnoten, 10 Leistungspunkte
- Rechnerarchitektur (2,5 ECTS) (Prüfungsnummer: 37114)
(englische Bezeichnung: Graded Credit: Computer Architecture (2,5 ECTS))
(Vorgaberahmen für konkrete Prüfungen von UnivIS-Modulen)
- Prüfungsleistung, mehrteilige Prüfung, Zehntelnoten, 2.5 Leistungspunkte
UnivIS-Module:UnivIS-Module im aktuellen Semester (WS 2019/2020):UnivIS-Module im vergangenen Semester (SS 2019):- CPU Entwurf mit VHDL (7.5 ECTS, Fey, D.)
- CPU Entwurf mit VHDL (Schwerpunkt Prozessorentwurf) (5 ECTS, Fey, D.)
- CPU Entwurf mit VHDL (Schwerpunkt VHDL) (5 ECTS, Fey, D.)
- FPGA-Online Basic Course with VHDL (5 ECTS, Reichenbach, M.)
- Heterogene Rechnerarchitekturen Online (5 ECTS, Fey, D., Reichenbach, M.)
- Programmierung und Architekturen von Cluster-Rechnern (7.5 ECTS, Philippsen, M.)
|