|
Verifikation digitaler Systeme (VdS)5 ECTS (Prüfungsordnungsmodul: Verifikation digitaler Systeme)
Modulverantwortliche/r: Michael Glaß Lehrende:
Michael Glaß
Startsemester: |
SS 2013 | Dauer: |
1 Semester |
Präsenzzeit: |
60 Std. | Eigenstudium: |
90 Std. | Sprache: |
Deutsch |
Lehrveranstaltungen:
-
-
Verifikation digitaler Systeme
(Vorlesung, 2 SWS, Michael Glaß, Do, 11:00 - 12:45, 02.112-128, (außer Do 13.6.2013, Do 27.6.2013); Einzeltermine am 13.6.2013, 27.6.2013, 11:00 - 12:45, 02.133-128)
-
Übung zur Verifikation digitaler Systeme
(Übung, 2 SWS, Michael Glaß, Do, 12:45 - 14:00, 02.112-128, (außer Do 13.6.2013, Do 27.6.2013); Einzeltermine am 13.6.2013, 27.6.2013, 12:45 - 14:00, 02.133-128)
Inhalt:
Für den Entwurf eines digitalen Systems werden heute in der Industrie ebenso viele Verifikationsingenieure wie Designer benötigt. Trotzdem beansprucht die Verifikation heute bereits 70%-80% der gesamten Entwurfszeit. Neben konventionellen Verifikationserfahren wie der Simulation sind werden seit einigen Jahren sogenannte "formale Verifikationsmethoden" in heutigen Entwursflüssen eingesetzt. Der Umgang mit diesen Methoden stellt ein wichtiges neues Aufgabenfeld dar. Im Gegensatz zur Simulation beruht die formale Verifikation auf exakten mathematischen Methoden zum Nachweis funktionaler Schaltungseigenschaften. Dadurch können Entwurfsfehler frühzeitiger und mit höherer Zuverlässigkeit als bisher erkannt werden. Jedes System zur formalen Hardwareverifikation erfordert:
1. ein geeignetes Modell des zu verifizierenden Systems
2. eine Sprache zur Formulierung der zu verifizierenden Eigenschaften
3. eine Beweismethode.
Die Vorlesung behandelt diese drei Bereiche, vermittelt die grundlegenden Algorithmen und Konzepte moderner Werkzeuge für die formale Hardwareverifikation und erläutert deren Einsatz in der industriellen Praxis. Im Einzelnen werden in dieser Vorlesung die folgenden Punkte behandelt:
1. Modellierung digitaler Systeme
2. Unterschiede formaler und simulationsbasierter Verifikationsmethoden
3. Äquivalenzvergleich
4. Formale und simulationsbasierte Eigenschaftsprüfung
5. Assertions
6. Verifikation arithmetischer Schaltungen
Weitere Informationen:
www: http://www12.informatik.uni-erlangen.de/edu/vds/
Verwendbarkeit des Moduls / Einpassung in den Musterstudienplan:
- Computational Engineering (Rechnergestütztes Ingenieurwesen) (Bachelor of Science)
(Po-Vers. 2010 | Bachelorprüfung | Technische Wahlmodule | Verifikation digitaler Systeme)
Dieses Modul ist daneben auch in den Studienfächern "Computational Engineering (Rechnergestütztes Ingenieurwesen) (Master of Science)", "Informatik (Bachelor of Science)", "Informatik (Master of Science)" verwendbar. Details
Studien-/Prüfungsleistungen:
Verifikation digitaler Systeme (Prüfungsnummer: 22801)
- Prüfungsleistung, mündliche Prüfung, Dauer (in Minuten): 30, benotet
- Anteil an der Berechnung der Modulnote: 100.0 %
- Erstablegung: SS 2013, 1. Wdh.: WS 2013/2014
- Termin: 16.07.2014, 10:00 Uhr
|
|
|
|
UnivIS ist ein Produkt der Config eG, Buckenhof |
|
|