|
Praktikum Architekturen der digitalen Signalverarbeitung (PR ADS)2.5 ECTS (englische Bezeichnung: Laboratory Architectures for Digital Signal Processing)
(Prüfungsordnungsmodul: M5 Hochschulpraktika)
Modulverantwortliche/r: Torsten Reißland Lehrende:
Torsten Reißland
Startsemester: |
WS 2017/2018 | Dauer: |
1 Semester | Turnus: |
jährlich (WS) |
Präsenzzeit: |
30 Std. | Eigenstudium: |
45 Std. | Sprache: |
Deutsch |
Lehrveranstaltungen:
Inhalt:
-Aufbau einer akustischen FSK Datenverbindung
-Einführung in die VHDL Programmierung eines FPGAs
-Erzeugung einer PRBS Sequenz
-Effiziente Implementierung eines Sinusgenerators mit Hilfe des Cordic Algorithmus
-Digitale Filterung
-Demodulation/Detektion
Lernziele und Kompetenzen:
• Die Studierenden erlangen Grundlagenkenntnisse in der Programmierung mit MATLAB und VHDL
• Die Studierenden sind in der Lage, eine digitales Datenübertragungssystem vom Sender bis zum Empfänger theoretisch zu konzeptionieren, in MATLAB zu simulieren und praktisch in VHDL auf einem FPGA umzusetzen
• Die Studierenden erhalten die theoretische und praktische Fähigkeit, digitale Signale zu definieren, zu verarbeiten, digitale Filter zu erzeugen und Signale mit diesen zu manipulieren
• Die Studierenden verstehen die Schnittstelle zwischen der digitalen und analogen Ebene und sind in der Lage, diese Schnittstellen auf einem FPGA Evaluation Board zu verwenden
Weitere Informationen:
www: http://www.lte.eei.uni-erlangen.de
Verwendbarkeit des Moduls / Einpassung in den Musterstudienplan:
- Mechatronik (Master of Science)
(Po-Vers. 2012 | TechFak | Mechatronik (Master of Science) | M5 Hochschulpraktika | M5 Hochschulpraktika)
Dieses Modul ist daneben auch in den Studienfächern "Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science)", "Elektrotechnik, Elektronik und Informationstechnik (Master of Science)", "Informations- und Kommunikationstechnik (Bachelor of Science)" verwendbar. Details
Studien-/Prüfungsleistungen:
Praktikum Architekturen der digitalen Signalverarbeitung (Prüfungsnummer: 182405)
(englischer Titel: Laboratory Architectures for Digital Signal Processing)
- Studienleistung, Praktikumsleistung, unbenotet
- weitere Erläuterungen:
1. MATLAB und VHDL Programmiergerüste vervollständigen
2. Funktionale Beschreibung aller Programmteile (MATLAB & VHDL)
3. Verifikation des VHDL Codes mittels Simulation (z. B. mit Modelsim)
4. Inbetriebnahme des Hardwaredemonstrators (FPGA Board) mit dem erstellten VHDL Code
5. Abnahme der Funktionalität des Hardwaredemonstrators durch den Praktikumsleiter
- Prüfungssprache: Deutsch und Englisch
- Erstablegung: WS 2017/2018, 1. Wdh.: SS 2018
|
|
|
|
UnivIS ist ein Produkt der Config eG, Buckenhof |
|
|