
Modulbezeichnung: Einführung digitaler ASIC Entwurf (EDA) 5 ECTS
(Introduction to digital ASIC design)

Modulverantwortliche/r: Marc Reichenbach
Lehrende: Dietmar Fey, Marc Reichenbach

| | | |
|-----------------------------|-----------------------|-----------------------|
| Startsemester: WS 2018/2019 | Dauer: 1 Semester | Turnus: jährlich (WS) |
| Präsenzzeit: 60 Std. | Eigenstudium: 90 Std. | Sprache: Deutsch |

Lehrveranstaltungen:

Einführung digitaler ASIC Entwurf (WS 2018/2019, Vorlesung, 2 SWS, Marc Reichenbach et al.)
Tafelübungen zu Einführung digitaler ASIC Entwurf (WS 2018/2019, Übung, N.N.)

Inhalt:

- Einführung in die Welt der integrierten Schaltkreise
- Schaltungstechnische Grundlagen
- Designflow für integrierte Schaltkreise
- Zeitliche Rahmenbedingungen für die Entwicklung
- Testbarkeit
- Low-Power-Design
- Algorithmen von Entwurfswerkzeugen
- Verifikation von Schaltungen

Lernziele und Kompetenzen:

Fachkompetenz

Verstehen

- erläutern Aufbau und Funktionsweise von Transistoren
- illustrieren nichtideale Effekte von Transistoren
- erklären Fertigung integrierter Schaltkreise

Anwenden

- umsetzen einfacher Schaltungen als integrierten Schaltkreis mittels Logiksynthese, PnR und Verifikation

Analysieren

- diskutieren verschiedener Synthese- und Validierungsschritte für die Entwicklung digitaler Schaltkreise im Y-Diagramm
- erproben verschiedener low-power Design-Richtlinien
- untersuchen verschiedener DFT (Design for Test)-Richtlinien

Evaluiieren (Beurteilen)

- bewerten von Zeit- und Energieverhalten im Entwurf digitaler Schaltkreise
- vergleichen von verschiedenen Design-Methodiken bzgl. Logik-Synthese, PnR, Low-Power und DFT

Erschaffen

- entwerfen von eigenen einfachen Schaltungen und Umsetzung dieser als integrierter Schaltkreis
-

Studien-/Prüfungsleistungen:

Einführung digitaler ASIC Entwurf (Prüfungsnummer: 604646)

(englische Bezeichnung: Introduction to digital ASIC design)

Prüfungsleistung, mündliche Prüfung, Dauer (in Minuten): 30

Anteil an der Berechnung der Modulnote: 100%

Erstabelleung: WS 2018/2019, 1. Wdh.: SS 2019

1. Prüfer: Marc Reichenbach

Organisatorisches:

Grundlagen der Technischen Informatik

Grundlagen der Rechnerarchitektur und -organisation
Grundlagen der Schaltungstechnik