|
Praktikum für systematischen Entwurf programmierbarer Logikbausteine (PR PLD)2.5 ECTS (englische Bezeichnung: Laboratory Systematic Design with Programmable Logic Devices)
Modulverantwortliche/r: Alexander Kölpin Lehrende:
Alexander Kölpin
Startsemester: |
WS 2013/2014 | Dauer: |
1 Semester | Turnus: |
halbjährlich (WS+SS) |
Präsenzzeit: |
30 Std. | Eigenstudium: |
45 Std. | Sprache: |
Deutsch |
Lehrveranstaltungen:
Inhalt:
- Schaltungen: 7-Segment-Decoder, Multiplexer, Zähler
Eingabe: Fuse-map, VHDL, Zustandsdiagramm, Schaltplan, Bibliothek
Bausteine: PLDs, FPGAs
Versuchsinhalte: Schaltnetze, Multiplex-Anzeige, Stoppuhr
In System Programming (isp)
Lernziele und Kompetenzen:
Nach der Teilnahme an den Modulveranstaltungen sind die Studierenden in der Lage, Grundlegende Konzepte für den systematischen Entwurf programmierbarer Logikbausteine zu verstehen, die diese Kenntnisse für Entwurfsaufgaben in VHDL und als Schematic anzuwenden und auf Basis dieser verschiedene Schaltungen für programmierbare Logikbausteine zu entwickeln.
Literatur:
Tietze/Schenk: Halbleiter-Schaltungstechnik, Springer Verlag
Bemerkung:
Anmeldung über "mein Campus"
Organisatorisches:
Vorkenntnisse: Grundlagen digitaler Schaltungen
Weitere Informationen:
Schlüsselwörter: Digitale Schaltungen, Schaltnetze, Schaltwerke, PLD, FPGA, VHDL, Altera, Simulation
www: http://www.lte.eei.uni-erlangen.de
Studien-/Prüfungsleistungen:
Laborpraktikum Systematischer Entwurf programmierbarer Logikbausteine (PLD)_ (Prüfungsnummer: 77201)
(englischer Titel: Laboratory Systematic Design with Programmable Logic Devices_)
- Prüfungsleistung, Studienleistung, unbenotet
- Erstablegung: WS 2013/2014
1. Prüfer: | Alexander Kölpin |
|
|
|
|
UnivIS ist ein Produkt der Config eG, Buckenhof |
|
|