Design of Integrated Circuits (TAF)
|
Entwurf integrierter Schaltungen I [EiS1]
VORL; 3 SWS; ben. Schein; ECTS: 5; Di, 13:30 - 15:45, 0.111
|
|
Glauert, W.H.
Frickel, J.
|
Modellierung und Verifikation integrierter Schaltungen [MoViS]
VORL; 2 SWS; ben. Schein; ECTS: 5; Do, 9:00 - 10:30, 0.111
|
|
Glauert, W.H.
Fiebig, Th.
|
Übungen zu Entwurf integrierter Schaltungen I [ÜbEiS1]
UE; 1 SWS; Di, 16:00 - 16:45, 0.111
|
|
Hofmann, R.
|
Übungen zu Modellierung und Verifikation integrierter Schaltungen [ÜbMoViS]
UE; 2 SWS; Do, 10:45 - 12:15, 0.111
|
|
Hofmann, R.
Fiebig, Th.
|