|
Hardware-Beschreibungssprache VHDL (VHDL-D)2.5 ECTS (englische Bezeichnung: Hardware Description Language VHDL)
(Prüfungsordnungsmodul: Hardware-Beschreibungssprache VHDL)
Modulverantwortliche/r: Jürgen Frickel Lehrende:
Jürgen Frickel
weitere Studienfächer/Prüfungsordnungsmodule:
Einfrieren der UnivIS-Modul-Beschreibung: 16.8.2018
Technische Wahlfächer (aus dem Angebot der Technischen Fakultät frei wählbar) (30297)
Wahlpflichtmodul aus EEI im Schwerpunkt Eingebettete Systeme (32960)
Wahlpflichtmodul aus EEI im Schwerpunkt Realisierung von Informations- und Kommunikationssystemen (32963)
Wahlmodulbereich aus der FAU (81069)
Wahlpflichtmodul aus EEI im Schwerpunkt Eingebettete Systeme (87843)
Startsemester: |
WS 2018/2019 | Dauer: |
1 Semester | Turnus: |
halbjährlich (WS+SS) |
Präsenzzeit: |
30 Std. | Eigenstudium: |
45 Std. | Sprache: |
Deutsch |
Lehrveranstaltungen:
Inhalt:
Betreuter Multimedia-Kurs über die Syntax und die Anwendung der Hardware-Beschreibungssprache VHDL
(Very High Speed Integrated Circuit Hardware Description Language) nach dem Sprachstandard IEEE 1076-1987 und 1076-1993
Konzepte und Konstrukte der Sprache VHDL
Beschreibung auf Verhaltensebene und RT-Ebene
Simulation und Synthese auf der Gatterlogik-Ebene
Verwendung professioneller Software-Tools
Vorlesung mit integrierten Übungsbeispielen
Übungs-Betreuung in deutsch oder englisch
Kursmaterial englisch-sprachig
Zielgruppe sind Hörer aller Fachrichtungen, die sich mit dem Entwurf und der Simulation digitaler Systeme und Schaltungen beschäftigen wollen.
Lernziele und Kompetenzen:
- Fachkompetenz
- Wissen
- Begriffe und Definitionen einer Hardware-Beschreibungssprache können dargelegt werden.
- Verstehen
- Hardware-Strukturen können in die Beschreibungssprache transformiert werden und umgekehrt.
- Analysieren
- Ein gewünschtes Systemverhalten kann klassifiziert, in Teilmodule strukturiert, und das System bzw. die Teilmodule in der Hardware-Beschreibungssprache realisiert werden.
- Evaluieren (Beurteilen)
- VHDL-Modelle können bezüglich des quantitativen und qualitativen Hardware-Aufwandes eingeschätzt, gegen vorliegende Randbedingungen (constraints) überprüft, und mit alternativen Lösungen verglichen werden.
- Lern- bzw. Methodenkompetenz
- Die theoretischen Inhalte der Sprache können durch Einsatz eines Simulations- und Synthesewerkzeuges im praktischen Einsatz selbständig verifiziert und deren Verständnis vertieft werden.
- Sozialkompetenz
- Die Fähigkeit, vorliegende Aufgabenstellungen in Gruppenarbeit gemeinsam zu lösen, wird gefördert.
Bemerkung:
Anmeldung über Mein Campus
Weitere Informationen:
Schlüsselwörter: Hardware-Beschreibungssprache, VHDL
www: http://www.like.tf.fau.de
Verwendbarkeit des Moduls / Einpassung in den Musterstudienplan:
- Berufspädagogik Technik (Bachelor of Science)
(Po-Vers. 2011 | TechFak | Berufspädagogik Technik (Bachelor of Science) | Studienrichtung Elektrotechnik und Informationstechnik | Wahlpflichtmodule Fachwissenschaft | Hardware-Beschreibungssprache VHDL)
Dieses Modul ist daneben auch in den Studienfächern "Berufspädagogik Technik (Master of Education)", "Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science)", "Elektrotechnik, Elektronik und Informationstechnik (Master of Science)", "Informations- und Kommunikationstechnik (Master of Science)" verwendbar. Details
Studien-/Prüfungsleistungen:
Hardware-Beschreibungssprache VHDL_ (Prüfungsnummer: 67501)
zugeh. "mein campus"-Prüfung: | - 67501 Hardware-Beschreibungssprache VHDL (Gewichtung: 100.0 %, Prüfung, Form: schriftlich oder mündlich, Drittelnoten (mit 4,3), Dauer: -, 2.5 ECTS, Prüfung).
|
- Prüfungsleistung, Klausur, Dauer (in Minuten): 60, benotet, 2.5 ECTS
- Anteil an der Berechnung der Modulnote: 100.0 %
- Erstablegung: WS 2018/2019
1. Prüfer: | Jürgen Frickel (100261) |
- Termin: 11.04.2019, 11:00 Uhr, Ort: LS
Termin: 29.07.2019, 08:00 Uhr, Ort: H 9 TechF
Termin: 10.08.2020, 08:00 Uhr, Ort: K 1 TechF
Hardware-Beschreibungssprache VHDL (Prüfungsnummer: 67501)
(englischer Titel: VHDL Hardware Description Language)
zugeh. "mein campus"-Prüfung: | - 67501 Hardware-Beschreibungssprache VHDL (Prüfung, Form: schriftlich oder mündlich, Drittelnoten (mit 4,3), Dauer: -, 2.5 ECTS, Prüfung).
|
- Prüfungsleistung, Klausur, Dauer (in Minuten): 60, benotet, 2.5 ECTS
- Anteil an der Berechnung der Modulnote: 100.0 %
- kein Erstablegung1. Wdh.: SS 2019
1. Prüfer: | Jürgen Frickel (100261) |
- Termin: 11.04.2019, 11:00 Uhr, Ort: LS
Termin: 29.07.2019, 08:00 Uhr, Ort: H 9 TechF
Termin: 10.08.2020, 08:00 Uhr, Ort: K 1 TechF
|
![](/img/anew/void.gif) |
![](/img/anew/void.gif) |
|
UnivIS ist ein Produkt der Config eG, Buckenhof |
|
|