|
Einführung digitaler ASIC Entwurf mit Laborübung (EDA-LÜ)7.5 ECTS (englische Bezeichnung: Introduction into digital ASIC design with lab)
Modulverantwortliche/r: Marc Reichenbach Lehrende:
Marc Reichenbach, Dietmar Fey
Studienfächer/Prüfungsordnungsmodule:
Einfrieren der UnivIS-Modul-Beschreibung: 16.8.2018
Vertiefungsrichtung Rechnerarchitektur (30506)
Vertiefungsrichtung Rechnerarchitektur (33602)
Einführung digitaler ASIC Entwurf (36113)
Startsemester: |
WS 2018/2019 | Dauer: |
1 Semester | Turnus: |
jährlich (WS) |
Präsenzzeit: |
90 Std. | Eigenstudium: |
135 Std. | Sprache: |
Deutsch |
Lehrveranstaltungen:
Inhalt:
- Einführung in die Welt der integrierten Schaltkreise
Schaltungstechnische Grundlagen
Designflow für integrierte Schaltkreise
Zeitliche Rahmenbedinungen für die Entwicklung
Testbarkeit
Low-Power-Design
Algorithmen von Entwurfswerkzeugen
Verifikation von Schaltungen
Diese Veranstaltung ist sehr Praxis orientiert. Aus diesem Grund wird zusätzlich zur Tafelübung eine Laborübung (2,5 ECTS) angeboten. Es besteht die Möglichkeit einen integrierten Schaltkreis, der im Rahmen der Laborübung entsteht, fertigen zu lassen und anschliessend (in einer weiteren Veranstaltung) zu testen.
Organisatorisches:
Grundlagen der Technischen Informatik
Grundlagen der Rechnerarchitektur und –organisation
Grundlagen der Schaltungstechnik
Verwendbarkeit des Moduls / Einpassung in den Musterstudienplan: Das Modul ist im Kontext der folgenden Studienfächer/Vertiefungsrichtungen verwendbar:
- Computational Engineering (Rechnergestütztes Ingenieurwesen) (Bachelor of Science)
(Po-Vers. 2010 | TechFak | Computational Engineering (Rechnergestütztes Ingenieurwesen) (Bachelor of Science) | Gesamtkonto | Technische Wahlmodule | Einführung digitaler ASIC Entwurf)
Studien-/Prüfungsleistungen:
Mündliche Prüfung Einführung digitaler ASIC Entwurf (Prüfungsnummer: 45201)
(englischer Titel: Oral Examination on Introduction to Digital ASIC Design)
zugeh. "mein campus"-Prüfung: | - 37112 Rechnerarchitektur (7,5 ECTS) (Prüfung, Form: mehrteilige Prüfung, Zehntelnoten, Dauer: -, 7.5 ECTS, Platzhalter).
- 38112 Rechnerarchitektur (7,5 ECTS) (Informatik (Master of Science) 2010, Prüfung, Form: mehrteilige Prüfung, Zehntelnoten, Dauer: -, 7.5 ECTS, Platzhalter).
- 45201 Mündliche Prüfung Einführung digitaler ASIC Entwurf (Prüfung, Form: mündliche Prüfung, Drittelnoten (mit 4,3), Dauer: 30, 7.5 ECTS, Prüfung).
|
- Prüfungsleistung, mündliche Prüfung, Dauer (in Minuten): 30, benotet, 7.5 ECTS
- Anteil an der Berechnung der Modulnote: 100.0 %
- Erstablegung: WS 2018/2019
1. Prüfer: | Marc Reichenbach (100455) |
|
![](/img/anew/void.gif) |
![](/img/anew/void.gif) |
|
UnivIS ist ein Produkt der Config eG, Buckenhof |
|
|