UnivIS
Informationssystem der Friedrich-Alexander-Universität Erlangen-Nürnberg © Config eG 
FAU Logo
  Sammlung/Stundenplan    Modulbelegung Home  |  Rechtliches  |  Kontakt  |  Hilfe    
Suche:      Semester:   
 
 Darstellung
 
Druckansicht

 
 
 Außerdem im UnivIS
 
Vorlesungs- und Modulverzeichnis nach Studiengängen

Vorlesungsverzeichnis

 
 
Veranstaltungskalender

Stellenangebote

Möbel-/Rechnerbörse

 
 
Elektrotechnik, Elektronik und Informationstechnik (Master of Science) >>

  Hardware-Beschreibungssprache VHDL (VHDL)

Dozent/in
Dipl.-Ing. Jürgen Frickel, Akad. ORat

Angaben
Vorlesung mit Übung
2 SWS, benoteter Schein, ECTS-Studium, ECTS-Credits: 2,5
nur Fachstudium, Sprache Deutsch und Englisch, Kurs mit integrierter Rechnerübung, Anmeldung wegen begrenzter Platzanzahl über "mein campus", genaue Aufteilung und Zeitplan für V/Ü wird in LV bekanntgegeben.
Zeit und Ort: Mo 12:15 - 13:45, S1 LIKE, P1 LIKE; Einzeltermine am 28.10.2019, 18.11.2019, 9.12.2019, 13.1.2020, 27.1.2020 10:30 - 12:00, P1 LIKE; Bemerkung zu Zeit und Ort: LIKE, Am Wolfsmantel 33, Tennenlohe (3. OG im FhG-IIS-Gebäude)

Studienfächer / Studienrichtungen
WPF WING-BA-IKS-ING-MG6 3-6
WPF WING-MA 1-3
WPF WING-MA-ET-IT 1-3
WPF IuK-MA-ES-EEI 1-3
WPF IuK-MA-REA-EEI 1-3
WPF ICT-MA-ES 1-4
WPF EEI-MA-MIK ab 1
WPF EEI-BA-MIK ab 4
WF EEI-BA ab 4
WF EEI-MA ab 1
WPF INF-NF-EEI ab 5
WPF ICT-MA-ES 1-4
WPF WING-BA-ET-IT 3-6
WPF BPT-MA-E 1-3
WPF MT-MA-MEL ab 1

Inhalt
Vorlesung und betreute Rechner-Übung (V:Ü ca. 2:1) über die Syntax und die Anwendung der Hardware-Beschreibungssprache VHDL (Very High Speed Integrated Circuit Hardware Description Language) nach dem Sprachstandard IEEE 1076-1987 und 1076-1993.

Vorlesung:

  • Konzepte und Konstrukte der "Hardware"-Sprache VHDL

  • Beschreibung auf Verhaltensebene und RTL-Ebene (Register-Transfer-Level)

  • Komplettes Kursmaterial ist englisch-sprachig, Vorlesung in deutsch

  • Vorlesung mit integrierten Übungen am Rechner

Übungen mit Tools und Hardware:

  • Übungs-Betreuung in deutsch oder englisch

  • Verwendung professioneller Software-Tools (Xilinx Vivado)

  • Spezifikation, Entwurf, Simulation und Synthese mit VHDL, meist auf RTL-Ebene

  • Direktes Feedback mit dem FPGA-Experimentier-Board "Digilent Nexys4"

Schwerpunkte der Übungen:

  • Korrektes Aufsetzen eines FPGA-Projektes

  • Konfiguration (Programmierung) eines digitalen FPGAs

  • Input/Output eines Boards/FPGAs: Taster, Schalter, KeyPad, LEDs, Sieben-Segment-Anzeigen, PMOD-Verbinder

  • Nebenläufigkeit versus Sequentieller Prozess

  • Getakteter Prozess: Synchroner Zähler als Zeitbasis, Finite Automaten

  • Up-and-Down-Light mit Hilfe von Pulsweitenmodulation und Daten-Arrays

  • Steuerung einer 7-Segment-Anzeige durch ein Keypad

  • etc. . . . .

Zielgruppe:

  • Hörer aller Fachrichtungen, die den Entwurf integrierter digitaler Systeme als FPGA-Schaltung kennenlernen wollen.

ECTS-Informationen:
Title:
Hardware Description Language VHDL

Credits: 2,5

Zusätzliche Informationen
Schlagwörter: Hardware, Beschreibungssprache, VHDL
Erwartete Teilnehmerzahl: 30, Maximale Teilnehmerzahl: 30
www: http://www.like.tf.fau.de/
Für diese Lehrveranstaltung ist eine Anmeldung erforderlich.
Die Anmeldung erfolgt von Donnerstag, 1.8.2019, 00:00 Uhr bis Donnerstag, 31.10.2019, 24:00 Uhr über: mein Campus.

Verwendung in folgenden UnivIS-Modulen
Startsemester WS 2019/2020:
FPGA-Entwurf mit VHDL (FPGA&VHDL)
Hardware-Beschreibungssprache VHDL (VHDL-D)
Modellierung und Simulation von Schaltungen und Systemen / Hardware-Beschreibungssprache VHDL (MOSIM+VHDL)

Institution: Lehrstuhl für Informationstechnik mit dem Schwerpunkt Kommunikationselektronik (Stiftungslehrstuhl)
UnivIS ist ein Produkt der Config eG, Buckenhof