Lecture

Information system of Friedrich-Alexander-University Erlangen-Nuremberg

Collection/class schedule module collection

Home | Legal Matters | Contact | Help

search:

semester:



	Layout
		printable version



	Also in UnivIS
		course list lecture directory


		events calendar job offers furniture and equipment offers

Artificial Intelligence (Master of Science) >>

Verifikation digitaler Systeme (VdS)

Lecturer

Prof. Dr. Oliver Keszöcze

Details

Vorlesung
2 cred.h, ECTS studies, ECTS credits: 2,5
nur Fachstudium, für FAU Scientia Gaststudierende zugelassen, Sprache Deutsch
Time and place: Thu 8:15 - 9:45, 02.112-128

Fields of study

WF CE-BA-TW ab 4
WPF INF-BA-V-HSCD ab 4 (ECTS-Credits: 5)
WPF INF-MA ab 1
WPF AI-MA ab 1

Contents

Für den Entwurf eines digitalen Systems werden heute in der Industrie ebenso viele Verifikationsingenieure wie Designer benötigt. Trotzdem beansprucht die Verifikation heute bereits 70%-80% der gesamten Entwurfszeit. Neben konventionellen Verifikationserfahren wie der Simulation sind werden seit einigen Jahren sogenannte "formale Verifikationsmethoden" in heutigen Entwursflüssen eingesetzt. Der Umgang mit diesen Methoden stellt ein wichtiges neues Aufgabenfeld dar. Im Gegensatz zur Simulation beruht die formale Verifikation auf exakten mathematischen Methoden zum Nachweis funktionaler Schaltungseigenschaften. Dadurch können Entwurfsfehler frühzeitiger und mit höherer Zuverlässigkeit als bisher erkannt werden. Jedes System zur formalen Hardwareverifikation erfordert:

ein geeignetes Modell des zu verifizierenden Systems
eine Sprache zur Formulierung der zu verifizierenden Eigenschaften
eine Beweismethode.

Die Vorlesung behandelt diese drei Bereiche, vermittelt die grundlegenden Algorithmen und Konzepte moderner Werkzeuge für die formale Hardwareverifikation und erläutert deren Einsatz in der industriellen Praxis. Im Einzelnen werden in dieser Vorlesung die folgenden Punkte behandelt:
1. Modellierung digitaler Systeme 2. Unterschiede formaler und simulationsbasierter Verifikationsmethoden 3. Äquivalenzvergleich 4. Formale und simulationsbasierte Eigenschaftsprüfung 5. Assertions 6. Verifikation arithmetischer Schaltungen

ECTS information:

Credits: 2,5

Additional information

Expected participants: 14
www: https://www.cs12.tf.fau.de/lehre/lehrveranstaltungen/vorlesungen/verifikation-digitaler-systeme

Assigned lectures

UE: Übung zur Verifikation digitaler Systeme: Lecturer: Prof. Dr. Oliver Keszöcze
Time and place: Thu 10:15 - 11:45, 02.112-128

Verwendung in folgenden UnivIS-Modulen

Startsemester SS 2022:: Verifikation digitaler Systeme (VdS)

Department: Chair of Computer Science 12 (Hardware-Software-Co-Design)



	UnivIS is a product of Config eG, Buckenhof