FPGA-Entwurf mit VHDL (FPGA&VHDL)5 ECTS
(englische Bezeichnung: FPGA Design with VHDL)

Lehrveranstaltungen:

• • Hardware-Beschreibungssprache VHDL
    (Vorlesung mit Übung, 2 SWS, Jürgen Frickel, Mi, 10:15 - 11:45, S1 LIKE, P1 LIKE)
  • Praktikum Digitaler ASIC-Entwurf (Blockpraktikum)
    (Praktikum, 3 SWS, Anwesenheitspflicht, Jürgen Frickel, Blockveranstaltung 12.9.2022-16.9.2022 Mo-Fr, 9:00 - 17:00, P1 LIKE, S1 LIKE; Präsenz; Vorbesprechung: 9.9.2022, 16:00 - 17:30 Uhr, Zoom-Meeting)

Inhalt:

Vorlesung mit integrierter Übung zur Syntax und zur Anwendung der Hardware-Beschreibungssprache VHDL (Very High Speed Integrated Circuit Hardware Description Language) nach dem Sprachstandard IEEE 1076-1987 und 1076-1993, Anwendung von VHDL zum Entwurf von FPGAs in der Praxis.

• Konzepte und Konstrukte der Sprache VHDL

• Beschreibung auf Verhaltensebene und RT-Ebene

• Simulation und Synthese auf der Gatterlogik-Ebene

• Verwendung professioneller Software-Tools

• Vorlesung mit integrierten Übungsbeispielen

• Übungs-Betreuung in deutsch oder englisch

• Kursmaterial englisch-sprachig
  

------------
Im zu absolvierenden Praktikum wird in Gruppenarbeit eine komplexe digitale Schaltung (>100k Gatteräquivalente) entworfen.
Hierzu müssen die Teilnehmer zu Beginn eine vorgegebene Systemspezifikation verbessern und verfeinern, das zu entwerfende System partitionieren und je nach Größe auf Arbeitsgruppen aufteilen.
Die in der Hardware-Beschreibungssprache VHDL entworfenen Module können dann mit Hilfe von Entwurfswerkzeugen (XILINX Vivado, o.ä.) spezifiziert, simuliert, verifiziert und abschließend für die Ziel-Hardware synthetisiert werden.
Hierbei ist außer der Schnittstellenproblematik zwischen den Arbeitsgruppen auch der Aspekt des simulations- und testfreundlichen Entwurfs zu beachten.
Mit einem vorhandenen FPGA-Evaluation/Education Board wird damit der Funktions- und Systemtest auf realer Hardware durchgeführt.
Nach der Zusammenschaltung aller Module erfolgt eine abschließende Simulation und Bewertung (Größe, Geschwindigkeit, Funktionsumfang, etc.) der Schaltung.

Zielgruppe sind Studierende des Masterstudienganges Medizintechnik mit dem Schwerpunkt Medizinelektronik, die sich mit dem Entwurf, der Simulation und der Realisierung digitaler Systeme und Schaltungen als FPGA beschäftigen wollen.

Lernziele und Kompetenzen:

Fachkompetenz

Wissen

Die Studierenden können Begriffe und Definitionen einer Hardware-Beschreibungssprache (hier VHDL) darlegen.

Verstehen

Die Studierenden verstehen den Zusammenhang bzw. die Transformation zwischen einer Hardware-Struktur und deren Abbildung in einer Hardware-Beschreibungssprache in beiden Richtungen.

Anwenden

Die Studierenden setzen die erlernte Hardware-Beschreibungssprache VHDL in ihrem vollen Umfang zur Spezifikation und Implementierung eines komplexen, digitalen Systems ein.

Analysieren

Die Studierenden klassifizieren ein gewünschtes Systemverhalten, strukturieren dieses in Teilmodule, und realisieren die Teilmodule bzw. das System in der Hardware-Beschreibungssprache.

Evaluieren (Beurteilen)

Die Studierenden diskutieren und bewerten im Rahmen von Kurzvorträgen eigene und fremde Lösungsvorschläge zum Systementwurf, vergleichen diese nach eigenen Kriterien, und wählen dann hiermit die besten Lösungen zur Realisierung aus. Die Studierenden bewerten nach Fertigstellung des Systementwurfs nach verschiedenen Kriterien (Größe, Geschwindigkeit=längster Pfad, Performance, Ästhetik, Code-Qualität) ihre und die anderen Entwürfe.

Erschaffen

Wegen der sehr knappen Auslegung der gegebenen Spezifikation der Systembeschreibung konzipieren die Studierenden ganz eigene, individuelle Lösungen für die Funktionsmodule und das Gesamtsystem.

Lern- bzw. Methodenkompetenz

Die theoretischen Inhalte der Sprache können durch Einsatz eines Simulations- und Synthesewerkzeuges im praktischen Einsatz selbständig verifiziert und deren Verständnis vertieft werden. Die Studierenden erlernen die Methodik zur Transformation einer Systemidee in eine digitale Realisierung.

Sozialkompetenz

Studierende erlernen, Problemstellungen in Gruppenarbeit gemeinsam zu lösen. Die Studierenden erarbeiten ihre Lösungen in Zweiergruppen und erläutern bzw. verteidigen diese in Kurzvorträgen gegenüber der Gesamtgruppe.

Literatur:

Frickel J.; Skript der LV "Hardware-Beschreibungssprache VHDL"
Xilinx; Handbuch Xilinx Vivado
Lehmann G.; Wunder B.; Selz M.: Schaltungsdesign mit VHDL. Poing Franzis 1994
Bleck Andreas: Praktikum des modernen VLSI-Entwurfs. Stuttgart Teubner 1996

Bemerkung:

Anmeldung über Mein-Campus (siehe Link bei LV im UniViS)

Weitere Informationen:

Studien-/Prüfungsleistungen:

FPGA-Entwurf mit VHDL (Prüfungsnummer: 914513)

(englischer Titel: FPGA Design with VHDL)

Prüfungsleistung, Klausur, Dauer (in Minuten): 60, benotet, 5 ECTS

Anteil an der Berechnung der Modulnote: 100.0 %

weitere Erläuterungen:
Prüfungsleistung, Klausur, Drittelnoten (mit 4,3), Dauer 60 Min.

• Note berechnet sich zu 100% aus der Klausur in HwBS-VHDL
  

Besuch des Praktikums Digitaler ASIC-Entwurf als Studienleistung, Praktikumsleistung, unbenotet

• Vorbereitung: Praktikums-Aufgabenstellung und -Unterlagen lesen und durcharbeiten

• 4 Zwischenpräsentationen je Zweier-Gruppe (je 5 Min.) während des Praktikums

• Abschlusspräsentation mit Demonstration je Zweier-Gruppe (10 Min.)

• Nachbereitung je Zweier-Gruppe: 1 schriftliche Versuchs-Dokumentation (3-5 Seiten)

Prüfungssprache: Deutsch

Erstablegung: SS 2022, 1. Wdh.: WS 2022/2023

1. Prüfer:

Jürgen Frickel

Termin: 01.08.2022
Termin: 01.08.2022