UnivIS
Informationssystem der Friedrich-Alexander-Universität Erlangen-Nürnberg © Config eG 
FAU Logo
  Sammlung/Stundenplan    Modulbelegung Home  |  Rechtliches  |  Kontakt  |  Hilfe    
Suche:      Semester:   
 
 Darstellung
 
Druckansicht

 
 
Modulbeschreibung (PDF)

 
 
Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science) >>

Testfreundlicher Schaltungsentwurf (Design-for-Test) (DfT)2.5 ECTS
(englische Bezeichnung: Design for Test)
(Prüfungsordnungsmodul: Testfreundlicher Schaltungsentwurf)

Modulverantwortliche/r: Jürgen Alt
Lehrende: Jürgen Alt


Startsemester: WS 2022/2023Dauer: 1 SemesterTurnus: jährlich (WS)
Präsenzzeit: 30 Std.Eigenstudium: 45 Std.Sprache: Deutsch

Lehrveranstaltungen:


Inhalt:

Diese Vorlesung vermittelt die Grundlagen des Testfreundlichen Schaltungsentwurfs (Design-for-Test). Schwerpunkte hierbei sind digitale Schaltungselemente mit detaillierten Darstellungen zu:

  • Fehlermodellierung

  • Prüfbus (Scan Design)

  • Eingebauter Selbsttest (Built-ln Self-Test)

  • Allgemeine Testbarkeitsprobleme

Als generelle Prinzipien, die auch für andere technische Disziplinen gültig sind, werden im Rahmen der Vorlesung herausgearbeitet:

  • Komplexität und ihre Beherrschung

  • Strukturierte und funktionsorientierte Methoden

  • Optimierungen im Entwicklungsprozess und ihre Abhängkeit von Marktsegmenten

Lernziele und Kompetenzen:

Verstehen

  • Die Studierenden verstehen die wirtschaftliche Bedeutung von Test und Testbarkeit

  • Die Studierenden erlernen die grundlegenden Schaltungen und Methoden zum testfreundlichen Schaltungsentwurf

Analysieren

  • Die Studierenden charakterisieren in Systemstudien die jeweils eingesetzten Testmethoden

  • Die Studierenden erklären die Vorgehensweise beim Test von Analog- und Hochfrequenzmodulen

  • Die Studierenden erschließen den Einfluss der Komplexität auf die Lösung technischer Probleme

Evaluieren (Beurteilen)

  • Die Studierenden beurteilen die Bedeutung von Standards an Beispielen

  • Die Studierenden vergleichen notwendige Optimierungen im Entwicklungsprozess in Abhängigkeit von Marktsegmenten


Weitere Informationen:

www: http://www.lzs.eei.uni-erlangen.de/vorlesungen/dft

Verwendbarkeit des Moduls / Einpassung in den Musterstudienplan:

  1. Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science)
    (Po-Vers. 2019w | TechFak | Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science) | Gesamtkonto | Wahlfächer | Technische Wahlfächer (aus dem Angebot der Technischen Fakultät frei wählbar) | Testfreundlicher Schaltungsentwurf)
Dieses Modul ist daneben auch in den Studienfächern "Information and Communication Technology (Master of Science)", "Mechatronik (Master of Science)", "Wirtschaftsingenieurwesen (Bachelor of Science)", "Wirtschaftsingenieurwesen (Master of Science)" verwendbar. Details

Studien-/Prüfungsleistungen:

Testfreundlicher Schaltungsentwurf (Prüfungsnummer: 542026)

(englischer Titel: Design-for-Test)

Prüfungsleistung, mündliche Prüfung, Dauer (in Minuten): 30, benotet, 2.5 ECTS
Anteil an der Berechnung der Modulnote: 100.0 %
weitere Erläuterungen:
Auf Wunsch der Studierenden kann als Prüfungssprache auch Englisch gewählt werden.
Prüfungssprache: Deutsch oder Englisch

Erstablegung: WS 2022/2023, 1. Wdh.: SS 2023
1. Prüfer: Sebastian M. Sattler

UnivIS ist ein Produkt der Config eG, Buckenhof