Praktikum Digitaler ASIC-Entwurf (Blockpraktikum) (PrASIC-D)2.5 ECTS
(englische Bezeichnung: Digital ASIC Design Lab)
(Prüfungsordnungsmodul: Laborpraktikum Digitaler ASIC-Entwurf)

Lehrveranstaltungen:

• • Praktikum Digitaler ASIC-Entwurf (Blockpraktikum)
    (Praktikum, 3 SWS, Anwesenheitspflicht, Jürgen Frickel, Blockveranstaltung 2.3.2020-6.3.2020 Mo-Fr, 9:00 - 17:00, P1 LIKE, S1 LIKE)

Empfohlene Voraussetzungen:

• Digitaltechnik (oder ähnliche Grundlagen-LV, z.B. TI-1)

• V+Ü "Hardware-Beschreibungssprache VHDL" (oder andere gleichwertige LVen)

• oder: nachgewiesene gute Kenntnisse/praktische Erfahrungen in VHDL, z.B. durch Praktikanten- oder Werkstudententätigkeit, intensives Eigenstudium, etc.

  Es wird empfohlen, folgende Module zu absolvieren, bevor dieses Modul belegt wird:

  Hardware-Beschreibungssprache VHDL (SS 2019)

  ---

Inhalt:

In diesem Praktikum wird in Gruppenarbeit eine komplexe digitale Schaltung (>100k Gatteräquivalente) entworfen.
Hierzu müssen die Teilnehmer zu Beginn eine vorgegebene Systemspezifikation verbessern und verfeinern, das zu entwerfende System partitionieren und auf Arbeitsgruppen aufteilen.
Die in der Hardware-Beschreibungssprache VHDL entworfenen Module können dann mit Hilfe von Entwurfswerkzeugen (XILINX Vivado, o.ä.) spezifiziert, simuliert, verifiziert und abschließend für die Ziel-Hardware synthetisiert werden. Hierbei ist außer der Schnittstellenproblematik zwischen den Arbeitsgruppen auch der Aspekt des simulations- und testfreundlichen Entwurfs zu beachten.
Mit einer vorhandenen FPGA-Testumgebung (Evaluation/Education Board) wird der Funktions- und Systemtest auf realer Hardware durchgeführt.
Nach der Zusammenschaltung aller Module erfolgt eine abschließende Simulation und Bewertung (Größe, Geschwindigkeit, Funktionsumfang, etc.) der Schaltung.

Lernziele und Kompetenzen:

Anwenden

Die vorab erlernte Hardware-Beschreibungssprache VHDL wird in ihrem vollen Umfang zur Spezifikation eines mikroelektronischen Systems eingesetzt.

Analysieren

Ein rudimentär beschriebenes digitales mikroelektronisches System wird untersucht und strukturiert.

Evaluieren (Beurteilen)

Eigene und fremde Lösungsvorschläge zum Systementwurf werden bewertet, nach eigenen Kriterien verglichen, und die besten Lösungen zum Weiterentwurf ausgewählt.
Die Teilnehmer bewerten nach Fertigstellung des Systementwurfs nach verschiedenen Kriterien (Größe, speed=längster Pfad, Ästhetik, Code-Qualität) ihre und die anderen Entwürfe.

Erschaffen

Durch die sehr knappe Spezifikation der Systembeschreibung müssen eigene Lösungswege konzipiert, und daraus Funktionsmodule konzipiert und entworfen werden.

Literatur:

Frickel J.; Skript der LV "Hardware-Beschreibungssprache VHDL"
Xilinx; Handbuch Xilinx Vivado
Lehmann G.; Wunder B.; Selz M.: Schaltungsdesign mit VHDL. Poing Franzis 1994
Bleck Andreas: Praktikum des modernen VLSI-Entwurfs. Stuttgart Teubner 1996

Bemerkung:

Anmeldung über Mein-Campus (siehe Link bei LV im UniViS)

Weitere Informationen:

Verwendbarkeit des Moduls / Einpassung in den Musterstudienplan:

1. Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science)
   (Po-Vers. 2019w | TechFak | Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science) | Gesamtkonto | Studienrichtung Mikroelektronik | Laborpraktika Mikroelektronik | Laborpraktikum Digitaler ASIC-Entwurf)

Studien-/Prüfungsleistungen:

Laborpraktikum Digitaler ASIC-Entwurf_ (Prüfungsnummer: 75001)

Studienleistung, Praktikumsleistung, unbenotet, 2.5 ECTS

weitere Erläuterungen:
Praktikums-Aufgabenstellung lesen.
Praktikums-Unterlagen durcharbeiten.
Während des Praktikums je Zweier-Gruppe:

• 4 Zwischenpräsentationen (je 5 Min.)
  

• 1 Abschlusspräsentation mit Demonstration (10 Min.)

Nachbereitung je Zweier-Gruppe:

• 1 schriftliche Versuchs-Dokumentation (3-5 Seiten)
  

Erstablegung: WS 2019/2020

1. Prüfer:

Jürgen Frickel