Entwurf Integrierter Schaltungen I (EIS I)5 ECTS
(englische Bezeichnung: Design on Integrated Circuits I)
(Prüfungsordnungsmodul: Entwurf integrierter Schaltungen I)

Lehrveranstaltungen:

• • Entwurf Integrierter Schaltungen I
    (Vorlesung, 2 SWS, Sebastian M. Sattler, Mi, 10:15 - 11:45, SR 01.030; Röthelheim-Campus, Paul-Gordan-Str. 5, LZS)
  • Übungen zu Entwurf Integrierter Schaltungen I
    (Übung, 2 SWS, Florian Deeg et al., Mi, 18:15 - 19:45, SR 01.030; Röthelheim-Campus, Paul-Gordan-Str. 5)

Inhalt:

Die Vorlesung führt in die Grundlagen des integrierten digitalen Schaltungsentwurfes auf Basis von CMOS ein. Ausgehend vom MOS Transistor wird die Complementäre Logik erklärt und auf gängige statische und dynamische Schaltelemente und Ihre Erweiterungen auf hochintegrierte Schaltungen bis 0.13µm eingegangen.

• Digitaler IC Entwurf für Deep Submicron

• MOS Transistor

• Herstellung, Layout und Simulation

• MOS Inverterschaltung

• Statische CMOS Gatter-Schaltungen

• Entwurf von Logik mit hoher Schaltrate

• Transfer-Gatter und dynamische Logik

• Entwurf von Speichern

• Zusätzliche Themen des Speicherentwurfs

Content

The course introduces students to the basics of digital integrated circuit design in CMOS. Starting from the MOS transistor, complementary logic is explained. Common static and dynamic switching elements are discussed as well as their extensions to large scale integrated circuits (0.18μm-0.13μm).
• Deep Submicron Digital IC Design
• MOS Transistor
• Fabrication, Layout and Simulation
• MOS Inverter Circuits
• Static CMOS Gate-Circuits
• Design of Logic with High Switching Rate
• Transfer-Gates and Dynamic Logic
• Design of Memory
• Additional Topics of Memory Design

Lernziele und Kompetenzen:

Verstehen

• Überblick über existierende Integrationstechnologien und Entwurfsmethodiken für Integrierte Schaltungen in 0,18µm und 0,13µm CMOS gewinnen und dabei die Zusammenhänge zwischen technischen und wirtschaftlichen Gesichtspunkten der Halbleiterfertigung verstehen.

Evaluieren (Beurteilen)

• Verhalten von MOS/CMOS-Transistoren analysieren und verschiedene statische und dynamische digitale Schaltungsstrukturen auf Transistorebene bewerten können.

Learning objectives and competencies:

Understand
• gain an overview of existing integration technologies and integrated circuit design techniques in CMOS (0.18μm-0.13μm), understanding technical and economic aspects of semiconductor manufacturing.

Evaluate (Assess)

• Analyze the behavior of MOS / CMOS transistors and evaluate various static and dynamic digital circuit structures at transistor level.

Verwendbarkeit des Moduls / Einpassung in den Musterstudienplan:

1. Elektrotechnik, Elektronik und Informationstechnik (Master of Science)
   (Po-Vers. 2015s | TechFak | Elektrotechnik, Elektronik und Informationstechnik (Master of Science) | Gesamtkonto | Studienrichtung Mikroelektronik | Kernmodule Mikroelektronik | Entwurf integrierter Schaltungen I)

Studien-/Prüfungsleistungen:

Entwurf integrierter Schaltungen I / Design of Integrated Circuits I (Prüfungsnummer: 65901)

(englischer Titel: Design of Integrated Circuits I)

Prüfungsleistung, Klausur, Dauer (in Minuten): 90, benotet

Anteil an der Berechnung der Modulnote: 100.0 %

Erstablegung: WS 2019/2020, 1. Wdh.: SS 2020, 2. Wdh.: keine Wiederholung

1. Prüfer:

Sebastian M. Sattler

Termin: 19.02.2020, 16:00 Uhr, Ort: H 8 TechF
Termin: 18.08.2020, 11:00 Uhr, Ort: H 10 TechF
Termin: 23.02.2021, 11:00 Uhr, Ort: H 11
Termin: 27.07.2021, 08:00 Uhr, Ort: K 1 TechF