Einführung digitaler ASIC Entwurf (EDA)5 ECTS
(englische Bezeichnung: Introduction to digital ASIC design)
(Prüfungsordnungsmodul: Vertiefungsrichtung Rechnerarchitektur)

Lehrveranstaltungen:

• • Einführung digitaler ASIC Entwurf
    (Vorlesung, 2 SWS, Marc Reichenbach et al.)
  • Tafelübungen zu Einführung digitaler ASIC Entwurf
    (Übung)

Inhalt:

• Einführung in die Welt der integrierten Schaltkreise

• Schaltungstechnische Grundlagen

• Designflow für integrierte Schaltkreise

• Zeitliche Rahmenbedinungen für die Entwicklung

• Testbarkeit

• Low-Power-Design

• Algorithmen von Entwurfswerkzeugen

• Verifikation von Schaltungen
  

Lernziele und Kompetenzen:

Verstehen

erläutern Aufbau und Funktionsweise von Transistoren
illustrieren nichtideale Effekte von Transistoren
erklären Fertigung integrierter Schaltkreise

Anwenden

umsetzen einfacher Schaltungen als integrierten Schaltkreis mittels Logiksynthese, PnR und Verifikation

Analysieren

diskutieren verschiedener Synthese- und Validierungsschritte für die Entwicklung digitaler Schaltkreise im Y-Diagramm
erproben verschiedener low-power Design-Richtlinien
untersuchen verschiedener DFT (Design for Test)-Richtlinien

Evaluieren (Beurteilen)

bewerten von Zeit- und Energieverhalten im Entwurf digitaler Schaltkreise
vergleichen von verschiedenen Design-Methodiken bzgl. Logik-Synthese, PnR, Low-Power und DFT

Erschaffen

entwerfen von eigenen einfachen Schaltungen und Umsetzung dieser als integrierter Schaltkreis

Organisatorisches:

Grundlagen der Technischen Informatik
Grundlagen der Rechnerarchitektur und –organisation
Grundlagen der Schaltungstechnik

Weitere Informationen:

Verwendbarkeit des Moduls / Einpassung in den Musterstudienplan:

1. Informatik (Bachelor of Science)
   (Po-Vers. 2009w | TechFak | Informatik (Bachelor of Science) | Wahlpflichtbereich (5. und 6. Semester) | Wahlpflichtmodule | Vertiefungsrichtung Rechnerarchitektur)

Studien-/Prüfungsleistungen:

Einführung digitaler ASIC Entwurf (Prüfungsnummer: 604646)

(englischer Titel: Introduction to digital ASIC design)

Prüfungsleistung, mündliche Prüfung, Dauer (in Minuten): 30, benotet, 5.0 ECTS

Anteil an der Berechnung der Modulnote: 100.0 %

Erstablegung: WS 2017/2018, 1. Wdh.: SS 2018

1. Prüfer:

Marc Reichenbach