UnivIS
Informationssystem der Friedrich-Alexander-Universität Erlangen-Nürnberg © Config eG 
FAU Logo
  Sammlung/Stundenplan    Modulbelegung Home  |  Rechtliches  |  Kontakt  |  Hilfe    
Suche:      Semester:   
 
 Darstellung
 
Druckansicht

 
 
Modulbeschreibung (PDF)

 
 
 Außerdem im UnivIS
 
Vorlesungs- und Modulverzeichnis nach Studiengängen

Vorlesungsverzeichnis

 
 
Veranstaltungskalender

Stellenangebote

Möbel-/Rechnerbörse

 
 
Elektrotechnik, Elektronik und Informationstechnik (Master of Science) >>

Testfreundlicher Schaltungsentwurf (Design-for-Test) (DfT)2.5 ECTS
(englische Bezeichnung: Design for Test)
(Prüfungsordnungsmodul: Wahlmodulbereich aus der FAU)

Modulverantwortliche/r: Jürgen Alt
Lehrende: Jürgen Alt


Startsemester: WS 2019/2020Dauer: 1 SemesterTurnus: jährlich (WS)
Präsenzzeit: 30 Std.Eigenstudium: 45 Std.Sprache: Deutsch

Lehrveranstaltungen:


Die allgemeine Modulbeschreibung des Prüfungsordnungsmoduls Wahlmodulbereich aus der FAU finden Sie hier.

Inhalt:

Diese Vorlesung vermittelt die Grundlagen des Testfreundlichen Schaltungsentwurfs (Design-for-Test). Schwerpunkte hierbei sind digitale Schaltungselemente mit detaillierten Darstellungen zu:

  • Fehlermodellierung

  • Prüfbus (Scan Design)

  • Eingebauter Selbsttest (Built-ln Self-Test)

  • Allgemeine Testbarkeitsprobleme

Als generelle Prinzipien, die auch für andere technische Disziplinen gültig sind, werden im Rahmen der Vorlesung herausgearbeitet:

  • Komplexität und ihre Beherrschung

  • Strukturierte und funktionsorientierte Methoden

  • Optimierungen im Entwicklungsprozess und ihre Abhängkeit von Marktsegmenten

Lernziele und Kompetenzen:

Fachkompetenz

Verstehen

  • lernen die wirtschaftliche Bedeutung von Test und Testbarkeit

  • beschreiben die Fehlermodelle und Techniken zur Fehlersimulation

Analysieren

  • beurteilen in Systemstudien die jeweils eingesetzten Testmethoden

  • formulieren die bekannten Methoden zur Testsignalerzeugung

  • erläutern die verschiedenen Prinzipien von Test

Evaluieren (beurteilen)

  • veranschaulichen die Teststeuerung bei Leiterplatten- und Systemtest

  • erklären die Vorgehensweise beim Test von Analog- und Hochfrequenzmodulen


Weitere Informationen:

www: http://www.lzs.eei.uni-erlangen.de/vorlesungen/dft

Verwendbarkeit des Moduls / Einpassung in den Musterstudienplan:

  1. Elektrotechnik, Elektronik und Informationstechnik (Master of Science)
    (Po-Vers. 2015s | TechFak | Elektrotechnik, Elektronik und Informationstechnik (Master of Science) | Gesamtkonto | Wahlmodulbereich aus der FAU)
Dieses Modul ist daneben auch in den Studienfächern "Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science)", "Mechatronik (Bachelor of Science)", "Mechatronik (Master of Science)" verwendbar. Details

Studien-/Prüfungsleistungen:

Testfreundlicher Schaltungsentwurf (Prüfungsnummer: 542026)

(englischer Titel: Design-for-Test)

Prüfungsleistung, mündliche Prüfung, Dauer (in Minuten): 30, benotet, 2.5 ECTS
Anteil an der Berechnung der Modulnote: 100.0 %
Prüfungssprache: Deutsch oder Englisch

Erstablegung: WS 2019/2020, 1. Wdh.: SS 2020
1. Prüfer: Sebastian M. Sattler

UnivIS ist ein Produkt der Config eG, Buckenhof