Der Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design) wurde 2003 durch die Berufung des Lehrstuhlinhabers, Prof. Dr.-Ing. Jürgen Teich, neu eingerichtet. Im Oktober 2004 wurde die dem Lehrstuhl zugeordnete C3-Professur für Effiziente Algorithmen und Kombinatorische Optimierung durch Prof. Dr. Rolf Wanka besetzt. Im November 2012 wurde die dem Lehrstuhl zugeordnete W1-Juniorprofessur für Dependable Embedded Systems durch Prof. Dr.-Ing. Michael Glaß besetzt.
Die Ziele des Hardware-Software-Co-Designs bestehen darin,

• die Wechselwirkungen von Hardware- und Softwareentwicklung zu untersuchen, und dabei insbesondere das Co-Design zu realisieren, d.h. den integrierten Entwurf von Systemen, die sowohl aus Hardware- als auch aus Softwarekomponenten bestehen. Vor dem Hintergrund der Komplexität integrierter Hardware-Software-Systeme erfordern diese Systeme den Einsatz von Entwurfsmethoden, mit denen effiziente Hardware- und Softwarekomponenten gemeinsam entworfen werden können, wobei es auch darauf ankommt, Entwurfsalternativen abzuwägen.

• für die Praxis Hardware-Software-Systemlösungen zu entwickeln und zu betreiben, die den technologischen Fortschritt, die fortschreitende Automatisierung höherer Entwurfshierarchien, die zunehmende Komplexität der Anwendungen insbesondere im Kontext der Rekonfigurierbarkeit und kostenoptimierte Realisierungen ausgewogen unterstützen.

• Algorithmen zu entwickeln und zu analysieren, die die vorhandenen Ressourcen effizient nutzen und dabei u.a. Methoden des Online Computing, der Approximationsverfahren und des Organic Computing anwendet.
  

Die Anwendungsgebiete, auf denen der Lehrstuhl arbeitet, umfassen insbesondere

• Eingebettete Systeme, z.B. im Bereich der Automobilelektronik,

• effiziente Lösungen für Spezialaufgaben, z.B. im Bereich der Bildverarbeitung, mit Hilfe modernster rekonfigurierbarer Systeme,

• Autonome Systeme, z.B. im Bereich der Robotik und

• Curriculum-basierte Raum- und Zeitplanung für einen umfangreichen, fächerübergreifenden universitären Lehrbetrieb.
  

Prof. Teich ist Mitglied im "European Network of Excellence on High-Performance Embedded Architecture and Compilation (HiPEAC)". Des Weiteren ist Prof. Teich Mitbegründer und Sprecher des Vorstands des Interdisziplinären Zentrums für Eingebettete Systeme (ESI, siehe http://www.esi.uni-erlangen.de) und seit September 2011 Mitglied der Academia Europaea.

Prof. Wanka ist Vertrauensdozent/Mentor des Max Weber-Programms im Elite-Netzwerk Bayern und Mitglied des Vorstands der Fachgruppen "Algorithmen" und "Parallel -Algorithmen, -Rechnerstrukturen und -Systemsoftware (PARS)" der Gesellschaft für Informatik (GI).

Die Arbeitsgebiete des Lehrstuhls umfassen alle Aspekte des systematischen Entwurfs (CAD) eingebetteter Systeme, speziell die Arbeitsgebiete Ablaufplanung (Scheduling), Platzierung, Verdrahtung sowie Lastverteilung. Untersucht werden insbesondere innovative und adaptive Rechnerstrukturen und Spezialprozessoren (ASIPs, RISPs) und deren Programmierung sowie die Entwicklung von Methoden und Werkzeugen wie Simulatoren, Compiler und Prototypen. Ferner: Diskrete Optimierungsmethoden, insbesondere lokale und globale Suchverfahren, lineare Programmierung, Mehrzieloptimierungsverfahren und deren Anwendung im Kontext der optimalen Auslegung technischer Systeme.

Gruppen

• Effiziente Algorithmen und Kombinatorische Optimierung

Leitung: Prof. Dr. Rolf Wanka
Die Arbeitsgruppe "Effiziente Algorithmen und Kombinatorische Optimierung" untersucht Fragestellungen aus dem Bereich des Parallelen Rechnens, der algorithmischen Graphentheorie und der Optimierung durch Meta-Heuristiken.
Kombinatorische Aufgaben wie die Lösung des Erfüllbarkeitsproblems, die Berechung von Rundreisen und Wegeplanung für Fahrzeuge sind meist nur sehr langsam exakt zu bewältigen, weshalb wir für diese Probleme Näherunglösungen entwickeln.
Häufig stößt man auf Optimierungsaufgaben, bei denen es nicht bekannt ist, wie die Zielfunktion, die z.B. minimiert werden soll, konkret aussieht. Deswegen untersuchen wir sog. Meta-Heuristiken, die gute Ergebnisse erzielen können, ohne dass man die Zielfunktion explizit kennt. Diese Methoden lassen sich auch anwenden, wenn die Zielfunktion zwar bekannt ist, es aber kein individuelles Optimierungsverfahren gibt. Insbesondere entwickeln wir mit Hilfe innovativer Techniken aus der Graphentheorie und der natur-inspiriten Optimierung Verfahren, die eingesetzt werden, um große Stunden- und Raumbelegungspläne für Universitäten zu berechnen.
Im Gebiet des Parallelen Rechnens werden sog. Basis-Algorithmen wie das effiziente Routing, die geschickte Lastbalancierung und das schnelle Sortieren erforscht. Wie gut man diese algorithmischen Aufgabe lösen kann, hängt häufig von einer graphentheoretischen Eigenschaft des Parallelrechners ab, auf dem sie behandelt wird, dem sog. Spektrum. Deswegen bestimmen wir für populäre Graphen, die als Parallelrechner-Topologien genutzt werden, diese Spektren. Diese Methoden werden übertragen auf die Untersuchung von modernen Peer-to-Peer-Netzwerken oder die Relevanz-Bewertung von einzelnen Datensätzen.

• System-Level Design Automation

Leitung: Prof. Dr.-Ing. Jürgen Teich
Innerhalb der Arbeitsgruppe ”System-Level Design Automation” werden die wesentlichen Themen zum automatischen Entwurf eingebetteter Hardware- Software-Systeme auf Systemebene erforscht. Hierzu gehören maßgeblich die Bereiche Modellierung, Systemsynthese, Analyse, Optimierung und die Verifikation eingebetteter Systeme sowie deren Umsetzung in einem Entwurfswerkzeug.
Im Bereich der Modellierung und Synthese erforscht die Arbeitsgruppe einen auf Programmiersprachen basierenden Entwurfsfluss. Neben der Modellierung spielt auch die Systemanalyse eine entscheidende Rolle. Hierbei gilt es, Eigenschaften der möglicher Systemimplementierungen wie beispielsweise Kosten, Leistungsaufnahme oder Echtzeitfähigkeit durch Einsatz formaler sowie simulativer Methoden zu quantifizieren. Einen weiteren Schwerpunkt bildet die automatisierte Untersuchung der Systemzuverlässigkeit. Die automatisierte Analyse der Systemeigenschaften ermöglicht eine Optimierung des Systems, die sogenannte Entwurfsraumexploration. Hierfür entwickelt die Arbeitsgruppe "System-Level Design Automation" speziell an den Entwurf eingebetteter Systeme angepasste Meta-heuristische Optimierungsverfahren wie Evolutionäre Algorithmen, die zusätzlich mit formalen Methoden wie SAT-Lösern hybridisiert werden. Im Bereich der Verifikation werden formale Methoden auf einem hohen Abstraktionsniveau eingesetzt, um die Produkte in annehmbarer Zeit beweisbar korrekt und effizient zu entwickeln.
Die Anwendungsdomänen des in der Arbeitsgruppe entwickelten Entwurfswerkzeugs reichen von System-on-a-Chips (SoCs), über Multi-Processor System-on-a-Chips (MPSoCs) bis zu vernetzten eingebetteten Systemen und spannen damit einen Bogen von beispielsweise Mobilfunkgeräten bis zur Bordelektronik im Kraftfahrzeug.

• Architecture and Compiler Design

Leitung: Dr.-Ing. Frank Hannig, Prof. Dr.-Ing. Jürgen Teich
Die Arbeitsgruppe „Architecture and Compiler Design (ACD)“ betrachtet den ganzheitlichen Entwurf von Rechensystemen. Dies umfasst folgende Forschungsfelder: Entwicklungswerkzeuge zur Modellierung, Simulation und Generierung von hochparallelen Architekturen wie z. B. dedizierte Akzeleratoren, eng gekoppelte Prozessorfelder bis hin zu heterogenen MPSoCs (Multi-Processor System-on-Chip), sowie Methoden und Compiler zur Abbildung von Algorithmen auf diese Architekturen.
Einen weiteren Forschungsschwerpunkt bildet das Gebiet des domänenspezifischen Rechnens. Einerseits erforschen wir hier domänenspezifischen Sprachen (engl. Domain-Specific Language, DSL), die für ein bestimmtes Anwendungsgebiet (z. B. medizinische Bildverarbeitung, Fahrerassistenzsysteme oder Numerik im Höchstleistungsrechnen (HPC)) zugeschnitten sind, somit die Produktivität bei der Entwicklung steigern können und gleichzeitig Programmiererinnen oder Programmierer von Parallelisierungs- oder Architekturdetails auf unterster Ebene abschirmen. Andererseits entwickeln wir zugehörige optimierende Compiler und Generatoren, die aus ein und demselben Programm für ein einzigartig breites Spektrum an Prozessoren, wie z. B. moderne Mehrkernprozessoren mit Vektoreinheiten, Grafikprozessoren (GPUs), Field Programmable Gate Arrays (FPGAs) bis hin zu MPSoCs wie sie in Smart Phones und Tablet-PCs Verwendung finden, effizienten Code erzeugen können.

• Reconfigurable Computing

Leitung: Dr.-Ing. Stefan Wildermann, Prof. Dr.-Ing. Jürgen Teich
Ziel der Aktivitäten in der Gruppe „Reconfigurable Computing“ ist die Erforschung von Grundlagen für den Entwurf von Rechensystemen, die die Fähigkeit besitzen, ihr Verhalten und ihre Struktur aus Effizienz- und Optimalitätsgründen an sich ändernde Anforderungen, Betriebs- und Umgebungsbedingungen dynamisch anzupassen, z.B. an neue Protokolle und Standards, andere physikalische Randbedingungen oder veränderliche Optimierungsziele. Aufgrund immer kürzer werdender Lebenszeiten von technischen Produkten werden solche Systeme mit der Fähigkeit der Rekonfigurierbarkeit auf unterschiedlichen Granularitätsebenen der Hardware immer wichtiger, denn nur sie sind in der Lage, für ein zur Entwurfszeit oft noch unklares Spektrum an unterschiedlichen Anforderungen jeweils optimale Lösungen zu bieten und hohe Redesignzeiten zu vermeiden. Auch lassen sich mit rekonfigurierbaren Lösungen, insbesondere in Verbindung mit geringen Stückzahlen, die Produktionskosten optimieren. Mit den erwarteten Erkenntnissen können in der Zukunft wiederum Ideen für neue Produkte, so z.B. selbstrekonfigurierende oder gar selbstheilende Rechensysteme, entstehen.
Als zentrale Problembereiche im Zusammenhang mit dem Entwurf rekonfigurierbarer Rechensysteme werden die Themenkomplexe Mechanismen und Effizienz der Rekonfiguration, Sprachen und Modelle, Entwurfsmethodik sowie Architekturen und Anwendungen untersucht.

• Alcatel Lucent Technologies GmbH, Nürnberg

• Altera, San Jose

• Audi AG, Ingolstadt

• Audi Electronics Venture GmbH, Gaimersheim

• Bocconi University Milan (Prof. Dr. Emanuele Borgonovo)

• Cadence Design Systems Inc., San Jose

• Continental Automotive GmbH, Babenhausen

• Daimler AG, Böblingen & Ulm

• Diehl Aerospace GmbH, Überlingen

• ETH Zürich, Institut für Technische Informatik und Kommunikationsnetze (Prof. Dr. L. Thiele)

• FernUniversität Hagen (Prof. Dr. J. Keller)

• Fraunhofer Institut für Integrierte Schaltungen (IIS), Erlangen

• IBM Deutschland Entwicklung GmbH, Böblingen

• Intel GmbH Deutschland, Neubiberg

• Leibniz Universität Hannover (Prof. Dr.-Ing. Ch. Müller-Schloer)

• McGill University at Montreal, Quebec, Canada (Prof. Dr. Brett H. Meyer)

• Mentor Graphics Corp., München

• Siemens AG, Sektor Industry, Nürnberg

• Siemens Healthcare GmbH, Forchheim

• Softgate GmbH, Erlangen

• Technische Universität Braunschweig, Institut für Datentechnik und Kommunikationsnetze (Prof. Dr. R. Ernst)

• Technische Universität Braunschweig (Prof. Dr. S. Fekete)

• Technische Universität Chemnitz (Prof. Dr.-Ing. Ulrich Heinkel)

• Technische Universität Ilmenau (Prof. Dr. M. Dietzfelbinger)

• Technische Universität München (Prof. Dr. E. Mayr)

• Universität Karlsruhe, Forschungszentrum für Informatik (FZI) (Prof. Dr. J. Becker)

• Universität Paderborn (Prof. Dr. F. Meyer auf der Heide)

• Universität Paderborn (Prof. Dr. M. Platzner)

• Universität Rostock (Prof. Dr.-Ing. Christian Haubelt)

• University of Auckland (Prof. Dr.-Ing. Zoran Salcic)

• University of California at Irvine (Prof. Dr. Nikil Dutt)

• University of Maryland, UMIACS (Prof. Dr. S. S. Bhattacharyya)

• Xilinx Inc., San Jose

• AConFPGA – Approximate Computing on FPGAs
  
• Algorithmen für kombinatorische Probleme
  
• Automobilsensorik@ESI
  
• CogniPower - Kognitive Verfahren zum Verlustleistungsmanagement in Endgeräten des Mobilfunks
  
• Effiziente Nutzung von Ressourcen in parallelen Systemen
  
• Entwurf dedizierter massiv paralleler Systeme
  
• Entwurf und Evaluierung hochverfügbarer Ethernet-basierter E/E-Architekturen für latenz- und sicherheitskritische Anwendungen
  
• Parallelisierung und Ressourcenabschätzung von Algorithmen für heterogene FAS-Architekturen
  
• Partikelschwarm-Optimierung
  
• SFB/Transregio 89, Teilprojekt A1: Grundlagen Invasiven Rechnens
  
• SFB/Transregio 89, Teilprojekt A4: Charakterisierung und Analyse Invasiver Algorithmen zur Entwurfszeit
  
• SFB/Transregio 89, Teilprojekt B2: Invasive eng gekoppelte Prozessorfelder
  
• SFB/Transregio 89, Teilprojekt B5: Invasive NoCs – autonome, selbst-optimierende Kommunikationsinfrastrukturen für eingebettete Mehrprozessor-Systeme
  
• SFB/Transregio 89, Teilprojekt C2: Simulative Entwurfsraumexploration
  
• SFB/Transregio 89, Teilprojekt C3: Übersetzung und Code-Erzeugung für Invasive Programme
  
• SFB/Transregio 89, Teilprojekt Z2: Validierung und Demonstrator
  
• SFB/Transregio 89, Teilprojekt Z: Zentrale Dienste des SFB/Transregio und Öffentlichkeitsarbeit
  
• SPP 1648 - Software for Exascale Computing, Projekt "ExaStencils - Advanced Stencil-Code Engineering"
  
• SystemCoDesigner: Entwurfsraumexploration für eingebettete Systeme
  
• SysteMoC: Darstellung von Berechnungsmodellen in SystemC
  

• 2D/3D-Videoüberwachung
  
• AIS - Autonome Integrierte Systeme
  
• Architekturmodellierung und Exploration von Algorithmen für die medizinische Bildverarbeitung
  
• Automatische Generierung von Testfällen aus formalen Spezifikationen
  
• Bildverarbeitungskette auf Grafikprozessoren
  
• Design and Simulation of Complex Intercomponent Communication in SoCs
  
• DFG-Graduiertenkolleg 633 – Interdisziplinärer Entwurf verlässliche Multitechnologiesysteme
  
• DFG-Graduiertenkolleg PaSCo – Paderborner Institute of Scientific Computation
  
• DFG-Graduiertenkollegs HNI – Automatische Rekonfiguration in verteilten Systemen
  
• DFG-Projekt AEOS: Aktororientierte Synthese und Optimierung digitaler Hardware/Software-Systeme auf Systemebene
  
• DFG-Projekt CoMap: Co-Design massiv parallel eingebetteter Prozessorarchitekturen
  
• DFG-Projekt: Organic Bus
  
• DFG-Schwerpunktprogramm 1040 Eingebettete Systeme, „Modelle und Methoden zur Synthese und Optimierung gemischt reaktiv/transformativer Systeme“
  
• DIANA - Erweiterte Diagnosefähigkeit zur verbesserten Analysierbarkeit von Elektronikausfällen im Automobil
  
• Entwicklung einer FPGA-Erweiterungsplatine für die medizinische Bildverarbeitung
  
• Entwurf anwendungsspezifischer Prozessoren
  
• Entwurf und Optimierung eines CAM-/Crank-Prozessors
  
• Entwurfsmethodik für gemischt zeitgesteuerte und ereignisgetriebene Steuergerätearchitekturen - Modellierung, Optimierung und Implementierung
  
• Entwurfsraumexploration und Implementierung von Signalverarbeitungsalgorithmen
  
• ESI-Projekt: Ganzheitlicher Entwurf von Fahrerassistenzsystemen im Automobilbereich
  
• ESI-Projekt: High-Level-Modellierung von Bus-Controllern und -Systemen in der Automatisierungstechnik
  
• ESI-Projekt: Zuverlässige FPGA-basierte adaptive Systeme in der Luft- und Raumfahrt
  
• Evaluierung und Optimierung von Many-Core Ansätzen an Hand einer Anwendung aus der medizinischen Bildverarbeitung
  
• EVOLIVO - EVOlutionary Learning by Intelligent Variation and choice of suitable Operator sets
  
• Evolutionäre vernetzte E/E-Architekturen
  
• FPGA-basierende dynamisch rekonfigurierbare SQL-Beschleuniger
  
• Generating C/C++ Models from a formal System Specification
  
• GRK 1773 - Teilprojekt B3: Heterogene Bildsysteme
  
• Hardware-Software-Co-Design kamerabasierter Fahrerassistenzsysteme
  
• Integrale Sicherheitsarchitektur – Modellierung, Analyse, Optimierung und Variantenmanagement
  
• KoDaK - Koexistenz verschiedener Datenverkehrs-Klassen im Fahrzeug und Flugzeug
  
• Konzepte zur Realisierung, Optimierung der Auslegung und Prototypisierung einer modularen und konfigurierbaren elektronischen Datenkonsolidierungseinheit für den Einsatz in zivilen Flugzeugen
  
• Leistungsbewertung von InfiniBand-HCA-Modellen
  
• MEAT - Multi-objective Exploration of Architecture Tradeoffs
  
• MMSys: Motion Management System
  
• Modellierung und Simulation des InfiniBand-Protokolls
  
• Multikriterielle Optimierung von digitalen Hardware/Software-Systemen
  
• PowerEval – Leistungsevaluierung und -optimierung zukünftiger mobiler Funkplattformen
  
• Programmierverfahren zur Generierung parallelen echtzeitfähigen Codes in der diagnostischen Bildverarbeitung
  
• Raum- und Zeitoptimierung der Vorlesungen der Technischen Fakultät
  
• ReCoNets – Entwurfsmethodik für eingebettete Systeme bestehend aus kleinen Netzwerken hardwarerekonfigurierbarer Knoten und -verbindungen
  
• ReCoNodes - Optimierungsmethodik zur Steuerung hardwarekonfigurierbarer Knoten
  
• ReCoNodes – Optimierungsmethodik zur Steuerung hardwarekonfigurierbarer Knoten
  
• ReKoSys: Kognitive eingebettete Systeme auf Basis dynamisch rekonfigurierbarer Hardware
  
• Serielle Hochgeschwindigkeitsverbindungen für medizinische Bildverarbeitung
  
• SFB 694 - Integration elektronischer Komponenten in mobile Systeme, Teilprojekt B5: Fertigungsorientierte Entwurfsmethodik für Software eingebettet in Komponenten mobiler Systeme
  
• SFB/Transregio 89, Teilprojekt C2: Simulation invasiver Anwendungen und invasiver Architekturen
  
• SFB376 – Massive Parallelität: Algorithmen, Entwurfsmethoden, Anwendungen, "Teilprojekt B5, Algorithmisch Spezialisierte Systeme"
  
• SFB614 – Selbstoptimierende Systeme des Maschinenbaus, „Teilprojekt A1, Modellbasierte Selbstoptimierung“
  
• SFB614 – Selbstoptimierende Systeme des Maschinenbaus, „Teilprojekt C1, Hardware-Rekonfiguration“
  
• Sicherheit in Eingebetteten IP-basierten Systemen (SEIS)
  
• SpecVer: Verifikationsgerechte Spezifikation komplexer Systeme
  
• SPP 1500 - Dependable Embedded Systems, Assoziiertes Teilprojekt "CRAU - Compositional System Level Reliability Analysis in the Presence of Uncertainties"
  
• SystemC-basierte Performance-Abschätzung der System z-Architektur
  
• Untersuchung der Sicherheit der Kommunikation und Datenverarbeitung im Automobil
  
• Untersuchungen und Arbeiten im Bereich SystemC Schulungen und IC-Design