Veranstaltungen anzeigen

Microelectronics
	ASIC Design Course [PrASIC-E] PR; 3 SWS; ben. Schein; ECTS: 5; registration at LRS, Tel: 85-23100, mailto:sek@lrs.eei.uni-erlangen.de; Blockveranstaltung, 16.2.2004-20.2.2004, KR 01.025; LRS, Paul-Gordan-Str. 5, 1. floor					Bürner, Th. Gentner, Th.
	Design of Very Large Scale Integrated Circuits II [VLSI2] VORL; 3 SWS; ben. Schein; ECTS: 5; in englisch, für CE-Master; Di, 14:45 - 17:00, 0.111; Einzeltermin am 23.12.2003, 12:15 - 15:30, 00.029; Cauerstr. 6					Frickel, J.
	Exercises to Design of Very Large Scale Integrated Circuits II [ExVLSI2] UE; 1 SWS; in englisch, für CE-Master; Di, 17:15 - 18:00, 0.111; Cauerstr. 6					Frickel, J. Dichtl, T.
	Entwurf Integrierter Digitaler Hochleistungs-ICs [EDIC] VORL; 2 SWS; Mi, 9:00 - 10:30, SR 01.030; Paul-Gordan-Str. 5, Röthelheim-Campus; Vorbesprechung: 21.10.2003, 17:15 - 18:00 Uhr, SR 01.030					Glauert, W.H.
	Hardware Description Language VHDL [VHDL-E] V/UE; 2 SWS; ben. Schein; Multimedia-Course, please notify at LRS, Tel: 85-23100, sek@lrs.eei.uni-erlangen.de; Do, 9:15 - 11:30, KR 01.025; ab 6.11.2003; Paul-Gordan-Str. 5, Röthelheim-Campus					Gentner, Th. Padeffke, M.
	Modellierung und Simulation von Schaltungen und Systemen [MOSIM] VORL; 2 SWS; Zeit n.V., SR 01.030; Paul-Gordan-Str. 5, Röthelheim-Campus; Vorbesprechung: 21.10.2003, 17:15 - 18:00 Uhr, SR 01.030					Glauert, W.H.
	Seminar on Selected Problems of the Design of Integrated Circuits [SemDIC] SEM; 2 SWS; ben. Schein; ECTS: 2,5; 16:00 - 17:30, SR 01.030					Frickel, J.
	Simulationspraktikum [PraSIM] PR; 3 SWS; Vorbesprechung: 21.10.2003, 17:15 - 18:00 Uhr, SR 01.030					Gentner, Th.
	Übungen zu Entwurf Integrierter Digitaler Hochleistungs-ICs [ÜbEDIC] UE; 1 SWS; Mi, 10:45 - 11:30, SR 01.030; Vorbesprechung: 21.10.2003, 17:15 - 18:00 Uhr, SR 01.030					Dichtl, T.

Diese Seite zum Drucken vorbereiten