|
Praktikum für systematischen Entwurf programmierbarer Logikbausteine (PR PLD)2.5 ECTS (englische Bezeichnung: Laboratory Design Methodology for Programmable Logic Devices)
Modulverantwortliche/r: Robert Weigel Lehrende:
Torsten Reißland
Startsemester: |
SS 2021 | Dauer: |
1 Semester | Turnus: |
halbjährlich (WS+SS) |
Präsenzzeit: |
45 Std. | Eigenstudium: |
30 Std. | Sprache: |
Deutsch |
Lehrveranstaltungen:
Empfohlene Voraussetzungen:
Grundlagen digitaler Schaltungen
Inhalt:
In diesem Praktikum wird eine Einführung in den systematischen Entwurf Programmierbarer Logikbausteine geben. Außerdem werden Grundkenntnisse in der Hardwarebeschreibungs- und Programmiersprache VHDL vermittelt. Auch alternative Eingabeformate, wie die Fuse-Map oder über Einfügen von Schaltplänen werden vorgestellt. Nach der Simulation werden die erstellten Programme auf realer Hardware, einem FPGA-Board, per „In-System-Programmierung“ getestet. Es besteht Anwesenheitspflicht.
Lernziele und Kompetenzen:
- Die Studierenden erlangen grundlegende Kenntnisse in VHDL
Die Studierenden verstehen die der Hardware-Programmierung zu Grunde liegenden Systematik
Die Studierenden analysieren und vergleichen unterschiedliche Ansätze von Hardware-Beschreibungsmöglichkeiten
Die Studierenden vertiefen die Grundlagen der Digitaltechnik
Die Studierenden erlangen die Fähigkeit, einfache Problemstellungen systematisch in eine Hardwarebeschreibung umzusetzen
Literatur:
Tietze/Schenk: Halbleiter-Schaltungstechnik, Springer Verlag
Bemerkung:
Aufgrund der Corona-Pandemie, wird das Praktikum vom SoSe2020 auf das WS20/21 verschoben.
Organisatorisches:
Der Einführungstext zum Praktikum und das VHDL-Tutorium sind vor Beginn der Versuche selbstständig durchzuarbeiten.
Alle Versuche, bestehend aus Simulation und praktischer Implementierung, werden durchgeführt und einzeln vom Betreuer abgenommen.
Die im Skript gestellten Fragen sind ausführlich und nachvollziehbar zu beantworten.
Prüfungssprache: Deutsch
Weitere Informationen:
Schlüsselwörter: Digitale Schaltungen, Schaltnetze, Schaltwerke, PLD, FPGA, VHDL, Altera, Simulation
Studien-/Prüfungsleistungen:
Laborpraktikum Systematischer Entwurf programmierbarer Logikbausteine (PLD) (Prüfungsnummer: 77201)
- Studienleistung, Praktikumsleistung, unbenotet, 2.5 ECTS
- weitere Erläuterungen:
1. Vorbereitung aller im Skript enthaltenen Versuche vor Besuch des Praktikums
2. Durchführung aller Versuche mit anschließender Abnahme durch den Betreuer
3. Vollständige und ausführliche schriftliche Dokumentation der Versuche und Beantwortung aller im Skript enthaltenen Fragen
Aufgrund der Corona-Pandemie, wird das Praktikum vom SoSe2020 auf das WS20/21 verschoben.
- Prüfungssprache: Deutsch oder Englisch
- Erstablegung: SS 20211. Wdh.: keine Wiederholung, 2. Wdh.: keine Wiederholung
|
|
|
|
UnivIS ist ein Produkt der Config eG, Buckenhof |
|
|