|
Entwurf Integrierter Schaltungen I (EIS I)5 ECTS (englische Bezeichnung: Design on Integrated Circuits I)
Modulverantwortliche/r: Sebastian M. Sattler Lehrende:
Sebastian M. Sattler
Startsemester: |
WS 2016/2017 | Dauer: |
1 Semester | Turnus: |
jährlich (WS) |
Präsenzzeit: |
60 Std. | Eigenstudium: |
90 Std. | Sprache: |
Deutsch |
Lehrveranstaltungen:
-
-
Entwurf Integrierter Schaltungen I
(Vorlesung, 2 SWS, Sebastian M. Sattler, Do, 14:15 - 15:45, SR 01.030; Röthelheim-Campus, Paul-Gordan-Str. 5, LZS)
-
Übungen zu Entwurf Integrierter Schaltungen I
(Übung, 2 SWS, Feim Ridvan Rasim et al., Mo, 8:15 - 9:45, SR 01.030; Röthelheim-Campus, Paul-Gordan-Str. 5)
Inhalt:
Die Vorlesung führt in die Grundlagen des integrierten digitalen Schaltungsentwurfes auf Basis von CMOS ein. Ausgehend vom MOS Transistor wird die Complementäre Logik erklärt und auf gängige statische und dynamische Schaltelemente und Ihre Erweiterungen auf hochintegrierte Schaltungen bis 0.13µm eingegangen.
Digitaler IC Entwurf für Deep Submicron
MOS Transistor
Herstellung, Layout und Simulation
MOS Inverterschaltung
Statische CMOS Gatter-Schaltungen
Entwurf von Logik mit hoher Schaltrate
Transfer-Gatter und dynamische Logik
Entwurf von Speichern
Zusätzliche Themen des Speicherentwurfs
Lernziele und Kompetenzen:
Verstehen
Überblick über existierende Integrationstechnologien und Entwurfsmethodiken für Integrierte Schaltungen in 0,18µm und 0,13µm CMOS gewinnen und dabei die Zusammenhänge zwischen technischen und wirtschaftlichen Gesichtspunkten der Halbleiterfertigung verstehen.
Evaluieren (Beurteilen)
Verwendbarkeit des Moduls / Einpassung in den Musterstudienplan: Das Modul ist im Kontext der folgenden Studienfächer/Vertiefungsrichtungen verwendbar:
- Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science): 5-6. Semester
(Po-Vers. 2009 | TechFak | Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science) | Studienrichtungen | Studienrichtung Mikroelektronik | Kernmodule (Pflichtmodule) Mikroelektronik | Entwurf integrierter Schaltungen I)
Studien-/Prüfungsleistungen:
Entwurf integrierter Schaltungen I_ (Prüfungsnummer: 65901)
- Prüfungsleistung, Klausur, Dauer (in Minuten): 90, benotet
- Anteil an der Berechnung der Modulnote: 100.0 %
- Erstablegung: WS 2016/2017, 1. Wdh.: SS 2017, 2. Wdh.: keine Wiederholung
1. Prüfer: | Sebastian M. Sattler |
- Termin: 21.02.2017, 14:00 Uhr, Ort: H 11
Termin: 08.08.2017, 10:00 Uhr, Ort: H 10 TechF
Termin: 20.02.2018, 08:00 Uhr, Ort: H 8 TechF
Termin: 24.07.2018, 08:00 Uhr, Ort: H 8 TechF
|
![](/img/anew/void.gif) |
![](/img/anew/void.gif) |
|
UnivIS ist ein Produkt der Config eG, Buckenhof |
|
|