|
Seminar Entwurf und Zuverlässigkeit Integrierter Schaltungen und Systeme (SemEuZ)2.5 ECTS (englische Bezeichnung: Seminar Design and Reliability of Integrated Circuits and Systems)
Modulverantwortliche/r: Sebastian M. Sattler Lehrende:
Sebastian M. Sattler
Startsemester: |
SS 2020 | Dauer: |
1 Semester | Turnus: |
halbjährlich (WS+SS) |
Präsenzzeit: |
30 Std. | Eigenstudium: |
45 Std. | Sprache: |
Deutsch und Englisch |
Lehrveranstaltungen:
Empfohlene Voraussetzungen:
Besuch von Entwurf Integrierter Schaltungen I und/oder IIEs wird empfohlen, folgende Module zu absolvieren, bevor dieses Modul belegt wird:
Entwurf Integrierter Schaltungen I (WS 2019/2020)
Entwurf Integrierter Schaltungen II (SS 2019)
Inhalt:
Inhalt des Seminars sind wissenschaftlich und technologisch aktuelle Themen der Lehr- und Forschungsgebiete des LZS:
Alle Ebenen des Entwurfs Integrierter Schaltungen oder Systeme
Modellierung, Simulation und Test Integrierter Schaltungen
Algorithmen, Methoden und Werkzeuge für den rechnergestützten Entwurf
Anwendungen von Integrierten Schaltungen und Mikrosystemen
Lernziele und Kompetenzen:
Fachkompetenz
Evaluieren (Beurteilen)
Die Studierenden sind in der Lage, ausgewählte Themen aus dem Themenfeld Sicherheitskritischer Schaltungen nach entsprechender Literaturrecherche zu verstehen, die Sachverhalte zu beurteilen, zu erläutern und diese in einem Vortrag zu präsentieren
Lern- bzw. Methodenkompetenz
Selbstkompetenz
Bemerkung:
Anmeldung im Sekr. des LZS, Röthelheim-Campus, Paul-Gordan-Str. 5, Tel. 85-23100, mailto:lzs-sek@fau.de
Weitere Informationen:
www: http://www.lzs.eei.uni-erlangen.de/seminare/semeuz
Verwendbarkeit des Moduls / Einpassung in den Musterstudienplan: Das Modul ist im Kontext der folgenden Studienfächer/Vertiefungsrichtungen verwendbar:
- Elektrotechnik, Elektronik und Informationstechnik (Master of Science)
(Po-Vers. 2015s | TechFak | Elektrotechnik, Elektronik und Informationstechnik (Master of Science) | Gesamtkonto | Studienrichtung Mikroelektronik | Hauptseminar und Laborpraktikum Mikroelektronik | Seminar Entwurf und Zuverlässigkeit Integrierter Schaltungen und Systeme)
Studien-/Prüfungsleistungen:
Seminar Entwurf und Zuverlässigkeit Integrierter Schaltungen und Systeme (Prüfungsnummer: 935856)
- Prüfungsleistung, Seminarleistung, Dauer (in Minuten): 35, benotet
- Anteil an der Berechnung der Modulnote: 100.0 %
- weitere Erläuterungen:
- Erarbeitung des gestellten Themas innerhalb von 6 Wochen unter Anleitung eines Betreuers
Erstellung einer mind. 10-seitigen Zusammenfassung des Seminarthemas
Seminarvortrag von 35-40 Min. Dauer und anschließende Diskussion des Themas
der Seminarvortrag wird als digitale Fernprüfung über MS TEAMS abgehalten
Anteil an der Berechnung der Modulnote: 30% Vortrag, 70% Ausarbeitung
- Erstablegung: SS 2020, 1. Wdh.: WS 2020/2021, 2. Wdh.: keine Wiederholung
1. Prüfer: | Sebastian M. Sattler |
|
![](/img/anew/void.gif) |
![](/img/anew/void.gif) |
|
UnivIS ist ein Produkt der Config eG, Buckenhof |
|
|