|
Hardware-Beschreibungssprache VHDL (VHDL(A))
- Dozent/in
- Dipl.-Ing. Jürgen Frickel, Akad. ORat
- Angaben
- Vorlesung mit Übung
2 SWS, benoteter Schein, ECTS-Studium, ECTS-Credits: 2,5
nur Fachstudium, Sprache Deutsch und Englisch, Kurs mit integrierter Rechnerübung, Anmeldung wegen begrenzter Platzanzahl (30) über StudON, genaue Aufteilung und Zeitplan für V/Ü wird in LV bekanntgegeben.
Zeit und Ort: Di 12:15 - 13:45, S1 LIKE; Di 10:15 - 11:45, P1 LIKE
- Studienfächer / Studienrichtungen
- WPF WING-BA-IKS-ING-MG6 3-6
WPF WING-MA 1-3
WPF WING-MA-ET-IT 1-3
WPF IuK-MA-ES-EEI 1-3
WPF IuK-MA-REA-EEI 1-3
WPF ICT-MA-ES 1-4
WPF EEI-MA-MIK ab 1
WPF EEI-BA-MIK ab 4
WF EEI-BA ab 4
WF EEI-MA ab 1
WPF INF-NF-EEI ab 5
WPF ICT-MA-ES 1-4
WPF WING-BA-ET-IT 3-6
WPF BPT-MA-E 1-3
WPF MT-MA-MEL ab 1
- Inhalt
- Vorlesung und betreute Rechner-Übung (V:Ü ca. 2:1) über die Syntax und die Anwendung der Hardware-Beschreibungssprache VHDL
(Very High Speed Integrated Circuit Hardware Description Language) nach dem Sprachstandard IEEE 1076-1987 und 1076-1993.
Vorlesung:
Konzepte und Konstrukte der "Hardware"-Sprache VHDL
Beschreibung auf Verhaltensebene und RTL-Ebene (Register-Transfer-Level)
Englischsprachiges Kursmaterial, Vorlesungssprache ist aber deutsch
Übungen (Labs) mit Entwurfs-Software und FPGA-Experimentier-Board:
Lab-Betreuung in deutsch oder englisch
Verwendung professioneller Software-Tools (Xilinx Vivado)
Spezifikation, Entwurf, Simulation und Synthese mit VHDL, meist auf RTL-Ebene
Direktes Feedback mit dem FPGA Trainer Board Basys 3 (von Digilent)
Schwerpunkte der Übungen:
Korrektes Aufsetzen eines FPGA-Projektes
Konfiguration (Programmierung) eines digitalen FPGAs
Input/Output eines Boards/FPGAs: Taster, Schalter, KeyPad, LEDs, Sieben-Segment-Anzeigen, PMOD-Verbinder
Nebenläufigkeit versus Sequentieller Prozess
Getakteter Prozess: Synchroner Zähler als Zeitbasis, Finite Automaten
Up-and-Down-Light mit Hilfe von Pulsweitenmodulation und Daten-Arrays
Steuerung einer 7-Segment-Anzeige durch ein Keypad
etc. . . . .
Zielgruppe:
(automatisch geplant, erwartete Hörerzahl original: 30, fixe Veranstaltung: nein)
- ECTS-Informationen:
- Title:
- Hardware Description Language VHDL
- Credits: 2,5
- Zusätzliche Informationen
- Schlagwörter: Hardware, Beschreibungssprache, VHDL
Erwartete Teilnehmerzahl: 30, Maximale Teilnehmerzahl: 30
www: https://www.studon.fau.de/crs4003165_join.html
- Verwendung in folgenden UnivIS-Modulen
- Startsemester WS 2022/2023:
- FPGA-Entwurf mit VHDL (FPGA&VHDL)
- Hardware-Beschreibungssprache VHDL (VHDL-D)
- Modellierung und Simulation von Schaltungen und Systemen / Hardware-Beschreibungssprache VHDL (MOSIM+VHDL)
- Institution: Lehrstuhl für Informationstechnik mit dem Schwerpunkt Kommunikationselektronik (Stiftungslehrstuhl)
|
|
|
|
UnivIS ist ein Produkt der Config eG, Buckenhof |
|
|