|
Entwurf Integrierter Schaltungen I (EIS I)5 ECTS (englische Bezeichnung: Design on Integrated Circuits I)
(Prüfungsordnungsmodul: Entwurf integrierter Schaltungen I)
Modulverantwortliche/r: Sebastian M. Sattler Lehrende:
Sebastian M. Sattler
Start semester: |
WS 2018/2019 | Duration: |
1 semester | Cycle: |
jährlich (WS) |
Präsenzzeit: |
60 Std. | Eigenstudium: |
90 Std. | Language: |
Deutsch |
Lectures:
-
-
Entwurf Integrierter Schaltungen I
(Vorlesung, 2 SWS, Sebastian M. Sattler, Tue, 16:15 - 17:45, SR 01.030; Röthelheim-Campus, Paul-Gordan-Str. 5, LZS)
-
Übungen zu Entwurf Integrierter Schaltungen I
(Übung, 2 SWS, Florian Deeg et al., Mon, 14:15 - 15:45, SR 01.030; Röthelheim-Campus, Paul-Gordan-Str. 5)
Inhalt:
Die Vorlesung führt in die Grundlagen des integrierten digitalen Schaltungsentwurfes auf Basis von CMOS ein. Ausgehend vom MOS Transistor wird die Complementäre Logik erklärt und auf gängige statische und dynamische Schaltelemente und Ihre Erweiterungen auf hochintegrierte Schaltungen bis 0.13µm eingegangen.
Digitaler IC Entwurf für Deep Submicron
MOS Transistor
Herstellung, Layout und Simulation
MOS Inverterschaltung
Statische CMOS Gatter-Schaltungen
Entwurf von Logik mit hoher Schaltrate
Transfer-Gatter und dynamische Logik
Entwurf von Speichern
Zusätzliche Themen des Speicherentwurfs
Content The course introduces students to the basics of digital integrated circuit design in CMOS. Starting from the MOS transistor, complementary logic is explained. Common static and dynamic switching elements are discussed as well as their extensions to large scale integrated circuits (0.18μm-0.13μm).
• Deep Submicron Digital IC Design
• MOS Transistor
• Fabrication, Layout and Simulation
• MOS Inverter Circuits
• Static CMOS Gate-Circuits
• Design of Logic with High Switching Rate
• Transfer-Gates and Dynamic Logic
• Design of Memory
• Additional Topics of Memory Design
Lernziele und Kompetenzen:
Verstehen
Überblick über existierende Integrationstechnologien und Entwurfsmethodiken für Integrierte Schaltungen in 0,18µm und 0,13µm CMOS gewinnen und dabei die Zusammenhänge zwischen technischen und wirtschaftlichen Gesichtspunkten der Halbleiterfertigung verstehen.
Evaluieren (Beurteilen)
Learning objectives and competencies: Understand
• gain an overview of existing integration technologies and integrated circuit design techniques in CMOS (0.18μm-0.13μm), understanding technical and economic aspects of semiconductor manufacturing. Evaluate (Assess) • Analyze the behavior of MOS / CMOS transistors and evaluate various static and dynamic digital circuit structures at transistor level.
Verwendbarkeit des Moduls / Einpassung in den Musterstudienplan:
- Berufspädagogik Technik (Bachelor of Science)
(Po-Vers. 2011 | TechFak | Berufspädagogik Technik (Bachelor of Science) | Studienrichtung Elektrotechnik und Informationstechnik | Wahlpflichtmodule Fachwissenschaft | Entwurf integrierter Schaltungen I)
Dieses Modul ist daneben auch in den Studienfächern "Berufspädagogik Technik (Master of Education)", "Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science)", "Elektrotechnik, Elektronik und Informationstechnik (Master of Science)", "Informatik (Bachelor of Science)", "Informatik (Master of Science)", "Informations- und Kommunikationstechnik (Bachelor of Science)", "Informations- und Kommunikationstechnik (Master of Science)", "Mathematik (Bachelor of Science)", "Mechatronik (Bachelor of Science)", "Mechatronik (Master of Science)", "Wirtschaftsingenieurwesen (Master of Science)" verwendbar. Details
Studien-/Prüfungsleistungen:
Entwurf integrierter Schaltungen I_ (Prüfungsnummer: 65901)
- Prüfungsleistung, Klausur, Dauer (in Minuten): 90, benotet
- Anteil an der Berechnung der Modulnote: 100.0 %
- Erstablegung: WS 2018/2019, 1. Wdh.: SS 2019, 2. Wdh.: keine Wiederholung
1. Prüfer: | Sebastian M. Sattler |
- Termin: 20.02.2019, 08:00 Uhr, Ort: H 9 TechF
Termin: 06.08.2019, 08:00 Uhr, Ort: H 10 TechF
Termin: 19.02.2020, 16:00 Uhr, Ort: H 8 TechF
Termin: 18.08.2020, 11:00 Uhr, Ort: H 10 TechF
|
|
|