

---

**Modulbezeichnung:** **Praktikum Digitaler ASIC-Entwurf** **2.5 ECTS**  
**(Blockpraktikum) (PrASIC-D)**  
 (Digital ASIC Design Lab)

Modulverantwortliche/r: Jürgen Frickel  
 Lehrende: Jürgen Frickel

---

Startsemester: WS 2021/2022	Dauer: 1 Semester	Turnus: halbjährlich (WS+SS)
Präsenzzeit: 45 Std.	Eigenstudium: 30 Std.	Sprache: Deutsch und Englisch

---

**Lehrveranstaltungen:**

Praktikum Digitaler ASIC-Entwurf (Blockpraktikum) (WS 2021/2022, Praktikum, 3 SWS, Anwesenheitspflicht, Jürgen Frickel)

---

**Empfohlene Voraussetzungen:**

- Digitaltechnik (oder ähnliche Grundlagen-LV, z.B. TI-1)
- V+Ü "Hardware-Beschreibungssprache VHDL" (oder andere gleichwertige LVen)
- oder: nachgewiesene gute Kenntnisse/praktische Erfahrungen in VHDL, z.B. durch Praktikanten- oder Werkstudententätigkeit, intensives Eigenstudium, etc.

**Es wird empfohlen, folgende Module zu absolvieren, bevor dieses Modul belegt wird:**

Hardware-Beschreibungssprache VHDL

---

**Inhalt:**

In diesem Praktikum wird jeweils in Zweiergruppen eine komplexe digitale Schaltung für ein FPGA entworfen, Entwurfsziel sind hardware- und grafikorientierte Anwendungen, die ohne Prozessor/Software als reine Hardware-Lösung entwickelt und realisiert werden müssen.

Hierzu müssen die Teilnehmer zu Beginn eine rudimentär vorgegebene Systemspezifikation analysieren, verbessern und verfeinern, eine Systemidee entwickeln, das geplante System partitionieren und auf Module aufteilen. Die angestrebten Lösungen werden in regelmässigen Kurzvorträgen mit der Gesamtgruppe diskutiert.

Die in der Hardware-Beschreibungssprache VHDL entworfenen Module können dann mit Hilfe des Entwurfswerkzeugs (aktuell: XILINX Vivado) spezifiziert, simuliert, verifiziert und abschließend für die Ziel-Hardware synthetisiert werden. Hierbei ist außer der Schnittstellenproblematik zwischen den Modulen auch der Aspekt des simulations- und testfreundlichen Entwurfs zu beachten.

Mit einer vorhandenen FPGA-Testumgebung (Evaluation/Education Board) wird der Funktions- und Systemtest auf realer Hardware durchgeführt.

Nach der Verifikation und Zusammenschaltung aller Module erfolgt ein abschließender Funktionstest und Bewertung (Größe, Geschwindigkeit, Funktionsumfang, Effizienz, etc.) der Schaltung in Form einer Demonstration vor der Gesamtgruppe.

**Lernziele und Kompetenzen:**

*Fachkompetenz*

*Anwenden*

Die Studierenden setzen die vorab (in einer anderen LV) erlernte Hardware-Beschreibungssprache VHDL in ihrem vollen Umfang zur Spezifikation und Implementierung eines komplexen, digitalen Systems ein.

*Analysieren*

Die Studierenden analysieren ein nur rudimentär beschriebenes digitales mikroelektronisches System, untersuchen mögliche Lösungsansätze und strukturieren diese Lösungsansätze in handhabbare Module.

*Evaluieren (Beurteilen)*

Die Studierenden diskutieren und bewerten im Rahmen von Kurzvorträgen eigene und fremde Lösungsvorschläge zum Systementwurf, vergleichen diese nach eigenen Kriterien, und wählen dann hiermit die besten Lösungen zur Realisierung aus.

Die Studierenden bewerten nach Fertigstellung des Systementwurfs nach verschiedenen Kriterien (Größe, Geschwindigkeit=längster Pfad, Performance, Ästhetik, Code-Qualität) ihre und die

anderen Entwürfe.

#### *Erschaffen*

Wegen der sehr knappen Auslegung der gegebenen Spezifikation der Systembeschreibung konzipieren die Studierenden ganz eigene, individuelle Lösungen für die Funktionsmodule und das Gesamtsystem.

#### *Lern- bzw. Methodenkompetenz*

Die Studierenden erlernen die Methodik zur Transformation einer Systemidee in eine digitale Realisierung.

#### *Sozialkompetenz*

Studierende erlernen, Problemstellungen in Gruppenarbeit gemeinsam zu lösen. Die Studierenden erarbeiten ihre Lösungen in Zweiergruppen und erläutern bzw. verteidigen diese in Kurzvorträgen gegenüber der Gesamtgruppe.

#### **Literatur:**

Frickel J.; Skript der LV "Hardware-Beschreibungssprache VHDL"

Xilinx; Handbuch Xilinx Vivado

Lehmann G.; Wunder B.; Selz M.: Schaltungsdesign mit VHDL. Poing Franzis 1994

Bleck Andreas: Praktikum des modernen VLSI-Entwurfs. Stuttgart Teubner 1996

---

#### **Verwendbarkeit des Moduls / Einpassung in den Musterstudienplan:**

Das Modul ist im Kontext der folgenden Studienfächer/Vertiefungsrichtungen verwendbar:

##### **[1] Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science)**

(Po-Vers. 2019w | TechFak | Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science) | Gesamtkonto | Wahlfächer | Technische Wahlfächer (aus dem Angebot der Technischen Fakultät frei wählbar) | Laborpraktikum Digitaler ASIC-Entwurf)

##### **[2] Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science)**

(Po-Vers. 2019w | TechFak | Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science) | Gesamtkonto | Studienrichtung Mikroelektronik | Laborpraktika Mikroelektronik | Laborpraktikum Digitaler ASIC-Entwurf)

Dieses Modul ist daneben auch in den Studienfächern "Berufspädagogik Technik (Bachelor of Science)", "Berufspädagogik Technik (Master of Education)", "Elektrotechnik, Elektronik und Informationstechnik (Master of Science)", "Information and Communication Technology (Master of Science)", "Informations- und Kommunikationstechnik (Bachelor of Science)", "Informations- und Kommunikationstechnik (Master of Science)", "Mechatronik (Master of Science)", "Wirtschaftsingenieurwesen (Bachelor of Science)", "Wirtschaftsingenieurwesen (Master of Science)" verwendbar.

---

#### **Studien-/Prüfungsleistungen:**

Laborpraktikum Digitaler ASIC-Entwurf (Prüfungsnummer: 75001)

Studienleistung, Praktikumsleistung

weitere Erläuterungen:

unbenotet, während des Praktikums je Zweier-Gruppe:

- 4 Zwischenpräsentationen (je 5 Min.)
- 1 Abschlusspräsentation mit Demonstration (10 Min.)

Nachbereitung je Zweier-Gruppe:

- 1 schriftliche Versuchs-Dokumentation (3-5 Seiten)

Praktikumsleistung: Erfüllung der Aufgabenstellung (60%), Präsentation der Ergebnisse (20%), Dokumentation der Ergebnisse (20%)

Erstabelleung: WS 2021/2022, 1. Wdh.: keine Angabe

1. Prüfer: Jürgen Frickel

---

#### **Organisatorisches:**

StudOn <https://www.studon.fau.de/crs3210074.html>