|
Seminar Entwurf und Test von Schaltungen (SemE+T)2.5 ECTS (englische Bezeichnung: Seminar Design and Test of Circuits)
(Prüfungsordnungsmodul: Seminar Entwurf und Test von Schaltungen)
Modulverantwortliche/r: Klaus Helmreich Lehrende:
Klaus Helmreich, Gerald Gold
Startsemester: |
WS 2019/2020 | Dauer: |
1 Semester | Turnus: |
jährlich (WS) |
Präsenzzeit: |
30 Std. | Eigenstudium: |
45 Std. | Sprache: |
Deutsch und Englisch |
Lehrveranstaltungen:
Inhalt:
Aktuelle Fragestellungen zu Entwurf und Test von Schaltungen und Systemen
Lernziele und Kompetenzen:
Die Studierenden
erwerben die Fähigkeit, sich selbständig Kenntnisse zu einem speziellen Teilgebiet aus dem Seminargegenstand duch Auswertung bereitgestellter oder selbst recherchierter Literatur zu erarbeiten, diese in einer schriftlichen Ausarbeitung zusammenzufassen und in einem Vortrag zu präsentieren
lernen dabei Erfordernisse, aktuelle Fragestellungen, Stand der Technik und neue Lösungsansätze für die jeweilige Fragestellung kennen
Bemerkung:
Anmeldung und Information: persönlich (Cauerstr. 6, Raum 0.146 / 0.147) oder per e-mail
Weitere Informationen:
Schlüsselwörter: Entwurf, Test, Schaltungen, Messen, Leiterplatten, Leitungen, Materialien und Oberflächen
Studien-/Prüfungsleistungen:
Seminar Entwurf und Test von Schaltungen (Prüfungsnummer: 872830)
- Prüfungsleistung, Seminarleistung, benotet
- Anteil an der Berechnung der Modulnote: 100.0 %
- weitere Erläuterungen:
Ausarbeitung und Vortrag
- Erstablegung: WS 2019/2020, 1. Wdh.: SS 2020
1. Prüfer: | Klaus Helmreich |
|
|
|
|
UnivIS ist ein Produkt der Config eG, Buckenhof |
|
|