|
Verifikation digitaler Systeme (VdS)
- Dozent/in
- Prof. Dr. Oliver Keszöcze
- Angaben
- Vorlesung
2 SWS, ECTS-Studium, ECTS-Credits: 2,5
nur Fachstudium, Sprache Deutsch
Zeit und Ort: Do 8:00 - 10:00, 02.112-128 (außer Do 28.10.2021); Einzeltermin am 28.10.2021 8:00 - 10:00, 02.142-128
- Studienfächer / Studienrichtungen
- WF CE-BA-TW ab 4
WPF INF-BA-V-HSCD ab 4 (ECTS-Credits: 5)
WPF INF-MA ab 1
- Inhalt
- Für den Entwurf eines digitalen Systems werden heute in der Industrie ebenso viele Verifikationsingenieure wie Designer benötigt. Trotzdem beansprucht die Verifikation heute bereits 70%-80% der gesamten Entwurfszeit. Neben konventionellen Verifikationserfahren wie der Simulation sind werden seit einigen Jahren sogenannte "formale Verifikationsmethoden" in heutigen Entwursflüssen eingesetzt. Der Umgang mit diesen Methoden stellt ein wichtiges neues Aufgabenfeld dar. Im Gegensatz zur Simulation beruht die formale Verifikation auf exakten mathematischen Methoden zum Nachweis funktionaler Schaltungseigenschaften. Dadurch können Entwurfsfehler frühzeitiger und mit höherer Zuverlässigkeit als bisher erkannt werden. Jedes System zur formalen Hardwareverifikation erfordert:
Die Vorlesung behandelt diese drei Bereiche, vermittelt die grundlegenden Algorithmen und Konzepte moderner Werkzeuge für die formale Hardwareverifikation und erläutert deren Einsatz in der industriellen Praxis. Im Einzelnen werden in dieser Vorlesung die folgenden Punkte behandelt:
1. Modellierung digitaler Systeme
2. Unterschiede formaler und simulationsbasierter Verifikationsmethoden
3. Äquivalenzvergleich
4. Formale und simulationsbasierte Eigenschaftsprüfung
5. Assertions
6. Verifikation arithmetischer Schaltungen
- ECTS-Informationen:
- Credits: 2,5
- Zusätzliche Informationen
- Erwartete Teilnehmerzahl: 20
www: https://www.cs12.tf.fau.de/lehre/lehrveranstaltungen/vorlesungen/verifikation-digitaler-systeme
- Zugeordnete Lehrveranstaltungen
- UE: Übung zur Verifikation digitaler Systeme
-
Dozent/in: Prof. Dr. Oliver Keszöcze
Zeit und Ort: Do 10:00 - 12:00, 02.112-128 (außer Do 28.10.2021); Einzeltermin am 28.10.2021 10:00 - 12:00, 02.142-128
- Verwendung in folgenden UnivIS-Modulen
- Startsemester WS 2021/2022:
- Verifikation digitaler Systeme (VdS)
- Institution: Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design)
|
|
|
|
UnivIS ist ein Produkt der Config eG, Buckenhof |
|
|