Design of Integrated Circuits (TAF)
|
Elektrische Dimensionierung integrierter Schaltungen [EDiS]
VORL; 2 SWS; ben. Schein; ECTS: 5; Do, 9:00 - 10:30, 0.111 (alt); Cauerstr. 6
|
|
Glauert, W.H.
|
Entwurf integrierter Schaltungen II - Design of integrated circuits II [EiS II]
VORL; 3 SWS; ben. Schein; ECTS: 5; (in englisch); Di, 13:30 - 15:00, 15:15 - 16:00, 0.111 (alt); Cauerstr. 6
|
|
Glauert, W.H.
Frickel, J.
|
Praktikum Entwurf integrierter Schaltungen [PrEiS]
PR; 7 SWS; Schein; ECTS: 5; ab 7.8.2000; Ferienkurs v. 07.08 - 15.08.2000; KR 01.025, Paul-Gordan-Str. 5
|
|
Kraus, O.
|
Praktikum Entwurf integrierter Schaltungen [PrEiS]
PR; 7 SWS; Schein; ECTS: 5; Mi, 13:00 - 13:45, SR 01.030; Mo, Mi, 13:45 - 18:15, KR 01.025; Paul-Gordan-Str. 5, (2 parallele Kurse); Vorbesprechung: 3.5.2000, 13:00 - 18:15 Uhr, SR 01.030
|
|
Hofmann, R.
Frickel, J.
|
Übungen zu Elektrische Dimensionierung integrierter Schaltungen [ÜbEDiS]
UE; 2 SWS; Do, 10:45 - 12:15, 0.111 (alt); Cauerstr. 6
|
|
Hofmann, R.
|
Übungen zu Entwurf integrierter Schaltungen II [ÜbEiS II]
UE; 1 SWS; Di, 16:00 - 16:45, 0.111 (alt); Cauerstr. 6
|
|
Frickel, J.
|